「data cells」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

To provide a method for writing data into a nonvolatile semiconductor memory that is constructed by arranging in an array a plurality of memory cells each of which has a plurality of charge storing sections, the method securing a current window by regulating current degradation for reading data written in other charge storing section caused by writing data into one of the charge storing sections within the same memory cell and enabling shortening of writing time.例文帳に追加

各々が複数の電荷蓄積部を有する複数のメモリセルがアレイ状に配置されて構成される不揮発性半導体メモリにおいて、同一メモリセル内の一方の電荷蓄積部へのデータ書込みに起因して生じる他方の電荷蓄積部に書き込まれたデータの読出し電流の低下を抑えて電流ウィンドウを確保するとともに、書込み時間の短縮をも実現することができる不揮発性半導体メモリのデータ書込み方法を提供する。 - 特許庁

To provide a semiconductor element to be used for a non-volatile semiconductor memory or the like, a semiconductor memory using the semiconductor device, its data writing method, data reading method, and those manufacturing method, capable of achieving the microprocessing and integration of cells with superior storage characteristics of data, and for reducing power consumption.例文帳に追加

本発明は、不揮発性半導体記憶装置等に利用される半導体素子及びそれを用いた半導体記憶装置、及びそのデータ書込み方法、データ読出し方法、及びそれらの製造方法に関し、セルの微細化及び集積化が可能で、データの記憶特性に優れ、低消費電力化が可能な半導体素子及びそれを用いた半導体記憶装置、及びそのデータ書込み方法、データ読出し方法、及びそれらの製造方法を提供することを目的とする。 - 特許庁

A maximum cell assembling delay setting notice section 21 of the ATM cell transmitter 1 sets various cell assembling limit times to cells dynamically based on all data types and a channel number of each data type during communication and a packet delay fluctuation absorption section 22 of the ATM cell receiver 11 similarly sets dynamically an absorption amount of delay fluctuation in matching with number of channels or the data types during communication.例文帳に追加

ＡＴＭセル送信装置１で、最大セル化遅延量設定・通知部２１により、通信中の全データ種別および各データ種別のチャネル数を基に動的にセル化制限時間を変化させて設定すると、この設定に用いた情報に基づき、ＡＴＭセル受信装置１１も同様に、パケット遅延変動吸収部２２により、通信中のチャネル数あるいはデータ種別に見合った遅延変動の吸収量を動的に設定する構成とする。 - 特許庁

The invention is based on the elucidation of the activity of a protein, the global changes in gene expression in tissues or cells exposed to known toxins, as compared to unexposed tissues or cells as well as the identification of individual genes that are differentially expressed upon toxin exposure, and includes the data base characterized by toxin-induced differential expression that is designed for use with microarrays and other solid-phase probes.例文帳に追加

既知の毒素にさらされた組織もしくは細胞における、さらされない組織もしくは細胞と比較してのタンパク質の活性、遺伝子発現の全体的な変化の解明、ならびに毒素にさらすことにより示差的に発現された個々の遺伝子の同定に基づき、マイクロアレイおよびその他の固相プローブと共に使用するように設計された、毒素誘発性の示差的な発現によって特徴づけられる遺伝子のデータベースを含むことからなる。 - 特許庁

The scan test circuitry comprises at least one scan chain having a plurality of scan cells, with the scan chain being configured to operate as a serial shift register in a scan shift mode of operation and to capture functional data from at least a portion of the additional circuitry in a functional mode of operation.例文帳に追加

スキャンテスト回路は、複数のスキャンセルを有する少なくとも１つのスキャンチェーンを備え、スキャンチェーンは、スキャンシフト動作モードではシリアル・シフトレジスタとして動作し、機能動作モードでは追加回路の少なくとも一部分からの機能データを捕捉するように構成される。 - 特許庁

A control circuit 391 controls peripheral circuits such as a column decoder 290 so that input/output of data for testing specific operation of a plurality of memory cells included in a memory cell array 320 is performed when receiving a L level test mode signal TM and a H level test mode signal TM.例文帳に追加

制御回路３９１は、Ｌレベルのテストモード信号ＴＭおよびＨレベルのテストモード信号ＴＭを受けると、メモリセルアレイ３２０に含まれる複数のメモリセルに特殊動作をテストするためのデータの入出力を行なうようにコラムデコーダ２９０等の周辺回路を制御する。 - 特許庁

A mobile station 10 reselects a serving cell from a plurality of cells on the basis of a data reception state in a radio channel and a threshold for use in reselecting a serving cell when a cell from which the local station waits for an incoming call is defined as the serving cell.例文帳に追加

本発明に係る移動局１０は、複数のセルのうち、自局が着信を待ち受けているセルを待ち受けセルとすると、無線チャネルにおけるデータの受信状態と待ち受けセルの再選択に用いる閾値とに基づいて複数のセルのうちから待ち受けセルを再選択する。 - 特許庁

This device is constituted so that input/output of data is performed in two directions of two side parts 113, 114 being adjacent and orthogonal each other of a square memory cell array in which memory cells are arranged in a matrix state at intersection positions of word lines and bit lines arranged in a lattice state and intersecting orthogonally each other.例文帳に追加

格子状に配列された互いに直交するワード線およびビット線の交差位置にメモリセルがマトリクス状に配置されている方形のメモリセルアレイの、互いに隣接して垂直な２つの縁（辺）部１１３，１１４の２方向にデータの入出力を行うように構成する。 - 特許庁

A service system instructs all cells in a partition A1, which includes a cell board 1a to be separated, and each MMC in a cell board for exchange 1a' to be combined, to execute an action for copying memory data in the cell board 1a to a memory device of the cell board for exchange 1a'.例文帳に追加

サービス装置は、切り離し対象セルであるセルボード１ａを含むパーティションＡ１内のすべてのセル、および組み込み対象となる交換用セルボード１ａ’内の各ＭＭＣに対して、セルボード１ａ内のメモリデータを交換用セルボード１ａ’内のメモリにコピーする動作を指示する。 - 特許庁

Read sections (S/Am-1, S/Am, S/Am+1) simultaneously select a plurality of word lines (WL0 to WL15) in discrimination of the block (BLK), and read logical product of data of a plurality of second memory cells sharing respective bit lines (BLm-1, BLm, BLm+1) via the respective bit lines.例文帳に追加

読み出し部（Ｓ／Ａｍ−１、Ｓ／Ａｍ、Ｓ／Ａｍ＋１）は、ブロック（ＢＬＫ）の判別時に、複数のワード線（ＷＬ０〜ＷＬ１５）を同時に選択し、各ビット線（ＢＬｍ−１、ＢＬｍ、ＢＬｍ＋１）を共有する複数の第２のメモリセルのデータの論理積を各ビット線を介して読み出す。 - 特許庁

This RAM is provided with memory cells in which each output of two inverters INV1, INV2 are made an input of the other inverter mutually, while which are connected to bit lines through selection transistors Q3, Q4, and a pre-charge circuit 30 pre-charging bit lines previously at the time of read-out of data.例文帳に追加

２つのインバータＩＮＶ１，ＩＮＶ２の出力が互いの他のインバータの入力となるとともに選択トランジスタＱ３，Ｑ４を介してビット線と接続されたメモリセル、および、データ読み出しに際し予めビット線をプリチャージするプリチャージ回路３０を具備している。 - 特許庁

Various embodiments of the present invention include parametric and non-parametric normalization methods for the CGH data and methods for identifying sets of one or more continuous chromosomal DNA subsequences that are amplified or deleted in cells from particular tissue samples.例文帳に追加

本発明の様々な実施態様は、ＣＧＨデータに関する媒介変数と非媒介変数の正規化法、及び特定の組織標本から細胞において増幅又は欠失された１つ以上の連続した染色体のＤＮＡ部分配列の集合を識別するための方法が含まれる。 - 特許庁

To provide a device, a method and a program for outputting csv files which are able to output a csv file including data in one or multiple specific cells in sheets contained in each of multiple xls files.例文帳に追加

複数のｘｌｓファイルから、各々のｘｌｓファイルを構成しているシート上の１つ又は複数の特定のセルのデータを含むｃｓｖファイルを出力することができるｃｓｖファイル出力装置、ｃｓｖファイル出力方法及びｃｓｖファイル出力プログラムを提供することを課題とする。 - 特許庁

A control circuit applies a first voltage Vread_1 lower than a reading voltage Vread to be applied to the control gate of other non selected memory cells to the control gate CG (k-1) and CG (k+1) of the non selected memory cell adjacent to the selected memory cell in the NAND column when reading data.例文帳に追加

制御回路は、データの読み出し時に、ＮＡＮＤ列の選択されたメモリセルに隣接する非選択メモリセルの制御ゲートＣＧ（ｋ−１）、ＣＧ（ｋ＋１）に、その他の非選択メモリセルの制御ゲートに印加される読み出し電圧Ｖｒｅａｄより低い第１の電圧Ｖｒｅａｄ＿１を印加する。 - 特許庁

In this fingerprinting collating device, an operation changeover part 103 calculates black ratio from shading gradation data detected by detection cells 101a in a small area 110, makes a fingerprint sensor 101 execute full-area measurement, when the calculated black ratio exceeds a value A, and makes a fingerprint collation part 104 certify the fingerprint image read.例文帳に追加

動作切り替え部１０３は、小領域１１０の検出セル１０１ａで検出された濃淡の階調データより黒割合を算出し、これが値Ａを越えた場合、指紋センサ１０１に全領域測定を行わせ、指紋照合部１０４に読み取った指紋画像の認証を行わせる。 - 特許庁

As the D flip-flop cell which is one kind of cells needing the timing adjustment of the data D, a D flip-flop cell which can select, from the outside, one delay path out of four delay paths different in delay time by using signals SA, SB for delay adjustment is used as a unit cell.例文帳に追加

データＤのタイミング調整が必要なセルの一種であるＤフリップフロップセルとして、遅延時間の異なる４つの遅延経路から一の遅延経路を外部からの遅延調整用信号ＳＡ、ＳＢによって選択可能とされたＤフリップフロップセルをユニットセルとして使用する。 - 特許庁

Respective pixel cells belonging to display line groups which are mutually different in respective M subfields among subfields constituting one field of a video signal are set to a lighting mode or light-out mode according to the multi-gradational pixel data.例文帳に追加

そして、映像信号の１フィールドを構成するサブフィールド各々の内の少なくともＭ個のサブフィールド各々において互いに異なる表示ライン群を対象としてこの表示ライン群に属する画素セル各々を上記多階調化画素データに基づいて点灯モード又は消灯モードの一方に設定する。 - 特許庁

The display driver for driving at least scanning lines 40 of a liquid crystal device 100 having a plurality of scanning lines 40, a plurality of data lines 50, and a plurality of pixels includes an address generation circuit 800, a plurality of coincidence detection circuits 410, and a plurality of scanning driving cells 420.例文帳に追加

複数の走査線４０と複数のデータ線５０と複数の画素を有する液晶装置１００の少なくとも走査線４０を駆動する表示ドライバであって、アドレス発生回路８００と、複数の一致検出回路４１０と、複数の走査駆動セル４２０と、を含む。 - 特許庁

To provide a table device which can be miniaturized, reduce power consumption, and set relay address data corresponding to a destination address in various ways by configuring it with cells capable of dynamic reconfiguration, and to provide an address search device capable of search processing at a high speed using the table device.例文帳に追加

小型化、低消費電力化が可能であり、かつ動的再構成が可能なセルにより構成して宛先アドレスに対応する中継アドレスデータを様々に設定することができるテーブル装置及びこれを用いて検索処理を高速に行うことができるアドレス検索装置を提供する。 - 特許庁

In one memory cell group, capacity of a memory cell is varied by reducing a reference voltage value referred at the time of write-in or read-out of data for one part of the memory cell, the sum of capacity of cells of a whole memory cell group is made integral multiple of integral power of 2 bits.例文帳に追加

１個のメモリセルグループにおいて、データの書き込みまたは読み出し時に参照する基準電圧値を、一部のメモリセルに対して少なくすることによりメモリセルの容量を変え、メモリセルグループ全体のメモリセルの容量の和が２の整数乗ビットの整数倍になるようにする。 - 特許庁

In operation of write-verify in which it is determined whether programming is performed appropriately for a memory cell or not during write operation, the number by which a page latch circuit 175 is not reset by a page latch data read-out circuit 178, that is, the number of memory cells by which write is not yet finished is counted by a counter 179.例文帳に追加

書き込み動作中に、メモリセルに適正にプログラムされているか判定する書き込みベリファイ時に、ページラッチデータ読み出し回路１７８によってページラッチ回路１７５がリセットされていない数、つまり書き込みが終了していないメモリセルの数をカウンタ１７９でカウントする。 - 特許庁

The electroluminescence display device includes: the pixels formed at every intersection of data lines and scan lines, each of the pixels including a light-emitting cell driven with a current; and a current controller for temporarily increasing the current to be supplied to the light-emitting cells.例文帳に追加

本発明の実施例に係るエレクトロルミネセンスの表示装置はデータラインとスキャンラインの交差部毎に形成されて電流により、駆動される発光セルを含む画素と、前記発光セルに供給される電流を一時的に大きく高めるための電流制御部とを具備することを特徴とする。 - 特許庁

In this driving method of the plasma display panel, the number of sustaining pulses per a unit time which are to be impressed on respective discharge cells in a light emission sustenance process is changed and also the pulse width of at least either the sustaining pulses or scanning pulses for writing pixel data is adjusted in accordance with the peripheral illuminance of the plasma display panel.例文帳に追加

プラズマディスプレイパネルの周辺の照度に応じて、発光維持行程において放電セル各々に印加すべき単位時間当たりの維持パルスの数を変更すると共に上記維持パルス及び画素データ書込の為の走査パルスの少なくとも一方のパルス幅を調整する。 - 特許庁

A memory device is such of a constitution that the device is provided with an array of resistive memory cells, including multi-bit storage, a counter having an increment step based on ambient temperature during operation, and a refresh circuit refreshing the memory cell, in response to the counter exceeding the preset value, and damages to storage data can be prevented.例文帳に追加

メモリ装置は、マルチビット記憶を含む抵抗メモリセルのアレイと、動作時の周囲温度に基づいた増加幅を有するカウンタと、上記カウンタが予め定められた値を超えたことに応じて、上記メモリセルをリフレッシュする回路とを備え、記憶データの破損を回避できる構成としている。 - 特許庁

In this processing, it is judged that the table is included when ruled lines or blank areas at predetermined intervals are present, and cells in the table are retrieved to decide whether the personal information is contained; and a copy restrained woven pattern generator 28 generates a restrained image, which is printed on the image data.例文帳に追加

この処理において罫線、又は所定間隔の空白領域が存在すると表が含まれていると判断し、表内のセルを検索し、個人情報が含まれているか判定し、複写牽制地紋生成部２８で牽制画像を生成し、画像データに牽制画像を印刷する。 - 特許庁

Among respective memory cells 10, with respect to the memory cell 10 to be a data writing object of a first logic level, a high-voltage source voltage is applied to a source region thereof and a low voltage is applied to a drain region thereof so that a write current flows in the memory cell 10.例文帳に追加

メモリセル１０各々の内で第１論理レベルのデータ書き込み対象となるメモリセル１０に対しては、そのソース領域に高電圧のソース電圧を印加すると共に、そのドレイン領域には低電圧を印加することによりこのメモリセル１０内に書込電流を流す。 - 特許庁

To realize prevention of missing cells in a destination device via a cell transmission route and to prevent the device from becoming large in size by uniformizing a cell transmission interval to the cell transmission route as much as possible, after cell multiplexing under the condition that a terminal transmits data at a constant rate.例文帳に追加

端末機が定量的なデータを送出する条件下において、セル多重後のセル伝送ルートへのセル送出間隔を極力均一とすることによって、セル伝送ルートを介した相手先装置におけるセルの欠落防止及び装置大型化阻止を実現すること。 - 特許庁

Cells 22 each having a fixed area are continuously formed in a track 21 of an optical information recording medium 20 such as an optical disk, an uneven multi-valued data pattern 10 is formed at a center part of each cell 22 and uneven patterns 11 for tracking are formed at four corners of each cell 22.例文帳に追加

光ディスクなどの光情報記録媒体２０におけるトラック２１に一定面積で連続してセル２２を設け、各セル２２の中央部に凹凸状の多値データパターン１０を形成し、さらに、各セル２２の四隅にトラッキング用の凹凸状のパターン１１を形成する。 - 特許庁

The number of memory cells connected to a bit line can be decreased by reversing and outputting logic of the stored data in a bit line and in a row block unit, even if an off-leak current of the memory cell is increased, an off-leak current is decreased and the storage capacity can be made larger.例文帳に追加

ビット線かつロウブロック単位で記憶データの論理を反転出力させることで、ビット線に接続されるメモリセルの数を少なくすることが可能となり、メモリセル単体のオフリーク電流が増加してもビット線のオフリーク電流を少なくし、記憶容量の大規模化が容易に実現可能となる。 - 特許庁

A row sorting part 20 detects a section, in which rows having the same number of cells are longest continued in the column direction on the basis of the table structure data, compares the leading row with its upper row by using a difference between the widths of the rows, an interval between the rows, etc., and detects a row to be used as an item row.例文帳に追加

行分類部20は表構造データに基づいて同じセル数の行が列方向に最も長く連続する区間を検出して、その先頭行とその上の行を行の幅の差および行間隔などを用いて比較して、項目行となる行を検出する。 - 特許庁

When transmitting the data with the sequence number from the ATM network 8 to the terminal part 1, on the other hand, the divided ATM cells are received by the line I/F part 6 and assembled into AAL5 packet unit by the SAR part 5 and only the payload is extracted and transmitted to the discard packet monitoring part 4.例文帳に追加

一方、シーケンス番号付きデータをＡＴＭ網８より端末部１へ送信するときは、分割ＡＴＭセルが回線Ｉ／Ｆ部６で受信され、ＳＡＲ部５でＡＡＬ５パケット単位に組立てられ、ペイロードのみが抽出されて廃棄パケット監視部４に送信される。 - 特許庁

To provide a nonvolatile semiconductor memory that has a limit for the writing capability in the writing circuit and can check within a short period in a simple circuit configuration whether the memory cells can write data in a single writing operation or not and simply increase the writing speed.例文帳に追加

書き込み回路の書き込み能力に制限があって、書き込み対象メモリセルが１回の書き込み動作で書き込み可能かの判定を短時間且つ簡単な回路構成で実行でき、書き込み動作の高速化を簡単に実現できる不揮発性半導体記憶装置を提供する。 - 特許庁

To solve the problem wherein since read properties of memory cells of a nonvolatile semiconductor memory device are varied by the number of times of rewriting, under the fixed read condition, as the number of times of rewriting increases, reduction in reading speed and misreading are caused, and a highly accurate load resistor is required for reading data.例文帳に追加

不揮発性半導体記憶装置のメモリセルは、書換え回数によって読み出し特性がばらつくため、一定の読み出し条件下では、書換え回数の増加に伴い、読み出しスピード低下や誤読み出しが発生する上、データ読み出しのために高精度の負荷抵抗を必要とする。 - 特許庁

The memory part 9 is provided with a main cell array 7 having a plurality of nonvolatile memory cells 29, a nonvolatile first reference cell 3 being reference, and a first sense amplifier 5 reading out data of the memory cell 29 based on an output of the main memory cell 29 and an output of the first reference cell 3.例文帳に追加

記憶部９は、複数の不揮発性メモリセル２９を有するメインセルアレイ７と、基準となる不揮発性第１リファレンスセル３と、メモリセル２９の出力と第１リファレンスセル３の出力とに基づいてメモリセル２９のデータを読み出す第１センスアンプ５とを備える。 - 特許庁

To enable correction using an error correction circuit, by making prevention of only single memory cell information being in error, without making a plurality of memory cell information an error simultaneously, when one word line is defective, in a ferroelectric memory device form which data of a plurality of memory cells are outputted in parallel.例文帳に追加

複数のメモリセルのデータが並列出力される強誘電体メモリ装置において、１本のワード線が故障した場合に、複数のメモリセル情報が同時に誤りになることはなく、単一のメモリセル情報のみが誤りとなり、誤り訂正回路による訂正を可能にする。 - 特許庁

At start-up of a fuel cell system, the voltage monitoring device 2 measures voltages of n pieces of cells of the fuel cell stack 1 using n (m>n) pieces of voltage measuring channels out of the m channels, and sends n pieces of cell voltage measured data to a system control device 3.例文帳に追加

電圧モニタ装置２は、燃料電池システムの起動時には、ｍ本の電圧測定チャンネルのうち、一部の電圧測定チャンネルであるｎ本（ｍ＞ｎ）を使用して燃料電池スタック１のｎ個のセルのセル電圧を測定し、ｎ個のセル電圧測定データをシステム制御装置３へ送信する。 - 特許庁

Meanwhile, the word line voltages are set in a plurality of voltages between an upper limit and a lower limit of each of the plurality of threshold distributions, and a soft value showing the certainty of the plurality of bit data stored in the memory cells is developed, and then the error correction using this soft value is carried out in a second error correction circuit 103.例文帳に追加

一方、複数の閾値分布の各々の上限と下限との間の複数の電圧にワード線電圧を設定し、メモリセルに格納された複数ビットデータの確かさを示す軟値が生成され、第２の誤り訂正回路１０３においてこの軟値を用いた誤り訂正がなされる。 - 特許庁

Each of the memory cells (10, 10A-10H) includes at least one magnetoresistive element (J0, J1) storing data, and amplifying members (MP1, MN1, MP7, MP7) used to amplify potential generated by a current through the at least one magnetoresistive element (J0, J1).例文帳に追加

メモリセル（１０、１０Ａ〜１０Ｈ）のそれぞれは、データを記憶する少なくとも一の磁気抵抗素子（Ｊ０、Ｊ１）と、磁気抵抗素子（Ｊ０、Ｊ１）に電流が流されることによって生成される電位を増幅する増幅手段（ＭＰ１、ＭＮ１、ＭＰ７、ＭＰ７）とを備えている。 - 特許庁

The semiconductor storage has, a memory array 100 having memory cells M11-Mnm, a bit line charge and discharge circuit 102, a bit line selection circuit 103, and a load circuit 105 connected between a data line DL connected to the bit line selection circuit 103 and a sense amplifier 104.例文帳に追加

この半導体記憶装置は、メモリセルＭ１１〜Ｍｎｍを有するメモリセルアレイ１００とビット線充放電回路１０２とビット線選択回路１０３と、ビット線選択回路１０３に接続されたデータ線ＤＬとセンスアンプ１０４との間に接続された負荷回路１０５を備える。 - 特許庁

Image data are modified by phase-shifting a part of halftone cells in at least one of halftone images relative to the other halftone image to encode a watermark in the portion of a document so that at least one phase-shifted halftone image includes a phase-shifted region and a non phase-shifted region.例文帳に追加

画像データは、文書の部分内の透かしをエンコードするために、他のハーフトーン画像に対してハーフトーン画像の少なくとも１つのハーフトーン・セルの一部を位相偏移し、１つのハーフトーン画像が位相偏移領域と非位相偏移領域とを含むように修正される。 - 特許庁

This memory device has a first cell group C4, a second cell group C0 and a third cell group C1 each provided with a plurality of cells 30 each used for recording either of a first logical value (0) and a second logical value (1); and the first logical value (0) is recorded in each cell by a data reading operation from the cell.例文帳に追加

第１の論理値（０）又は第２の論理値（１）の何れかを記録する複数のセル３０を備えた第１のセル群Ｃ４、第２のセル群Ｃ０及び第３のセル群Ｃ１を有し、各セルからのデータ読出し動作により当該セルに第１の論理値（０）が記録される。 - 特許庁

The display driver for driving at least scanning lines 40 of a liquid crystal device 100 having a plurality of scanning lines 40, a plurality of data lines 50, and a plurality of pixels includes a plurality of scanning driving cells 420, a plurality of scanning order registers 460, and a plurality of coincidence detection circuits 410.例文帳に追加

複数の走査線４０と複数のデータ線５０と複数の画素を有する液晶装置１００の少なくとも走査線４０を駆動する表示ドライバであって、複数の走査駆動セル４２０と、複数の走査順番レジスタ４６０と、複数の一致検出回路４１０とを含む。 - 特許庁

Each of the plurality of resistive elementary memory cells 106 includes a plurality of memory layers 130, 132, 134, and 136 selected so as to have hysteretic properties to store a plurality of data values and is interposed between a first external electrode 122 and a second external electrode 124.例文帳に追加

複数個の抵抗性基本メモリセル１０６の各抵抗性基本メモリセルは、複数個のデータ値を記憶するヒステリシス特性を有するように選択された複数個のメモリ層１３０，１３２、１３４、１３６を含み、第１外部電極１２２と第２外部電極１２４との間に挟まれる。 - 特許庁

To improve reliability for discrimination of read-out data and to increase integration density of a ferroelectric memory having many bit lines, plate electrode lines and word lines being perpendicular to each bit line, and having many unit cells connected to each line in M×N arrangement and each consisting of a transistor and a capacitor.例文帳に追加

多数本のビットライン、各ビットラインに垂直なプレート電極ラインとワードラインを有し、Ｍ×Ｎ配列で各ラインに接続されトランジスタとキャパシターからなる多数の単位セルを有する強誘電体メモリにおいて、読み出されるデータの判定信頼性を高め且つ高集積化を図る。 - 特許庁

In this DRAM, after amplification of potential difference of non-bit lines (BL_j+1, /BL_j+1) is performed by a sense amplifier (5_j+1), (/BL_j) is driven to a potential in accordance with write-in data for selection memory cells (MC_i,_j).例文帳に追加

本発明によるＤＲＡＭでは、非選択ビット線（ＢＬ_ｊ＋１、／ＢＬ_ｊ＋１）の電位差の増幅がセンスアンプ（５_ｊ＋１）によって行われた後、ライトバッファ（８）によって選択ビット線（ＢＬ_ｊ、／ＢＬ_ｊ）が選択メモリセル（ＭＣ_ｉ，ｊ）への書き込みデータに応じた電位に駆動される。 - 特許庁