「dynamic circuits」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The multiplication array is made up of dynamic circuits, and the first step dynamic circuit of the multiplication array has a switch which is turned on/off by the enable signal.例文帳に追加

乗算アレイはダイナミック回路で構成され、乗算アレイの初段ダイナミック回路は、イネーブル信号によりオン／オフされるスイッチを有する。 - 特許庁

When the enable signal is ineffective, the switch is turned off, and a discharge operation in the dynamic circuits is stopped.例文帳に追加

イネーブル信号が無効の場合、そのスイッチはオフされ、ダイナミック回路におけるディスチャージ動作が停止する。 - 特許庁

To provide a dynamic brake enabling a stop method according to a machine, such as constant deceleration, and torque, in emergency stoppage, without having to provide dynamic brake circuits.例文帳に追加

ダイナミックブレーキ回路を設けず、非常停止時に一定の減速又はトルク等の機械に応じた停止方法が可能なダイナミックブレーキを提供する。 - 特許庁

A control circuit 7-1 refreshes data by moving the data in one of the plurality of dynamic latch circuits to the static latch circuit and further moving the data in the static latch circuit to one of the plurality of dynamic latch circuits.例文帳に追加

制御回路７−１は複数のダイナミックラッチ回路うちの１つのデータをスタティックラッチ回路に移動し、スタティックラッチ回路のデータをダイナミックラッチ回路うちの１つに移動することによりデータをリフレッシュする。 - 特許庁

A second control circuit 7-1 transfers input data to a plurality of dynamic latch circuits sequentially in accordance with a command, and controls a position of data stored in the dynamic latch circuit.例文帳に追加

第２の制御回路７−１は、コマンドに応じて入力データを順次複数のダイナミックラッチ回路に転送し、ダイナミックラッチ回路に記憶されたデータの位置を制御する。 - 特許庁

In the laser driver IC 200 of the optical pickup 120, the dynamic clock is extracted from the data signal for writing and the internal circuits are synchronized by the extracted dynamic clock.例文帳に追加

光ピックアップ１２０のレーザドライバＩＣ２００においては、書き込み用のデータ信号から動作クロックを抽出し、この抽出した動作クロックによって内部回路の同期をとる。 - 特許庁

The regulator circuit 106 automatically regulates a bias voltage of each of the plurality of differential amplifier circuits A1 to An+1 in a differential amplifier circuit array 102 to make the output dynamic range for the differential amplifier circuits match the input dynamic range for the plurality of voltage comparator circuits Cr1 to Crn+1.例文帳に追加

調整回路１０６は、差動増幅回路列１０２の複数個の差動増幅回路Ａ１〜Ａｎ＋１のバイアス電圧を自動調整して、これら差動増幅回路の出力ダイナミックレンジを電圧比較回路列１０３の複数個の電圧比較回路Ｃｒ１〜Ｃｒｎ＋１の入力ダイナミックレンジに一致させる。 - 特許庁

To optimize the dynamic ranges of the reception circuits of an ultrasonic Doppler blood flow meter for both pulse Doppler and continuous wave Doppler modes.例文帳に追加

超音波ドップラー血流計の受信回路のダイナミックレンジを、パルスドップラーおよび連続波ドップラーの両モード共に最適にする。 - 特許庁

To provide an apparatus and driving method for use with multi-bank Synchronous Dynamic Random Access Memory (SDRAM) circuits, modules, and memory systems.例文帳に追加

マルチバンク同期式ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）回路、モジュール及びメモリシステムとともに使用される装置及び駆動方法を提供する。 - 特許庁

The dynamic type semiconductor memory device includes a DLL circuit generating an inner clock signal, peripheral circuits whose operation is controlled by the inner clock signal and a memory cell arrays.例文帳に追加

内部クロック信号を生成するＤＬＬ回路、内部クロック信号で動作を制御される周辺回路とメモリセルアレイを含む。 - 特許庁

To expand the dynamic range of a detector of a solid-state imager without increasing leakage from diodes, leakage from FETs and short-circuits between the pixels.例文帳に追加

固体イメージャにおいて、ダイオード漏れ、ＦＥＴ漏れ及びピクセルの短絡を増大させずに検出器のダイナミック・レンジを拡大する。 - 特許庁

To provide a solid state image pickup device capable of enhancing utilization efficiency of a circuit without largely increasing a number of circuits, and capable of widening a dynamic range.例文帳に追加

格段の回路増加をせず、回路の利用効率を向上させ、かつ、ダイナミックレンジの拡大を可能とする固体撮像装置を提供する。 - 特許庁

To provide a buffering circuit and an amplifier circuit capable of suppressing increase in the chip size, while the dynamic range is not narrowed for each of the circuits.例文帳に追加

回路のダイナミックレンジを圧迫しないと共に、チップサイズの増大を抑制することができるバッファリング回路及び増幅回路を提供する。 - 特許庁

To provide a solid-state imaging device wherein an output signal is not lowered even during a low-voltage operation when a plurality of shift registers composed of dynamic circuits are provided.例文帳に追加

ダイナミック回路による複数のシフトレジスタを備える場合に低電圧動作でも出力信号の低下を生じさせない固体撮像装置を提供する。 - 特許庁

To eliminate the variations of offset ingredients per pixel while securing the dynamic ranges of operating amplifiers, etc. provided in signal processing circuits.例文帳に追加

信号処理回路に設けられている演算増幅器などのダイナミックレンジを確保しつつ、オフセット成分の画素毎のばらつきを解消できるようにする。 - 特許庁

To provide an offset adjustment circuit for an optical disk capable of effectively utilizing the dynamic ranges of respective circuits for processing signals subjected to offset adjustment.例文帳に追加

オフセットが調整された信号を処理する各回路について、そのダイナミックレンジの有効活用が図れる、光ディスク用オフセット調整回路を提供する。 - 特許庁

To provide a digital encoder which enhances equalization in use frequency among a plurality of dynamic element matching circuits disposed in one stage.例文帳に追加

同一段に配置された複数のダイナミック・エレメント・マッチング回路間に使用頻度の平均化を向上させることができるデジタルエンコーダを提供する。 - 特許庁

An SDRAM (static and dynamic random access memory) module MMD is constituted of macro selection circuits MSE0 to 3 to select whether or not instructions from the outside is carried out, operation registers provided in the macro selection circuits so that the instructions selected by the macro selection circuits are programmed from the outside and SDRAMs 10 to 13 to be operated by receiving instructions from the macro selection circuits.例文帳に追加

ＳＤＲＡＭモジュールＭＭＤを、外部からの命令を実行するか否かを選択するマクロ選択回路ＭＳＥ０〜３と、このマクロ選択回路が選択する命令を外部よりプログラムできるようにマクロ選択回路内に設けたオペレーションレジスタと、マクロ選択回路からの指示を受けて動作するＳＤＲＡＭ１０〜１３により構成する。 - 特許庁

Both early mode and late mode timings are included, both combinational and sequential circuits are handled, a static CMOS logic circuit in addition to a dynamic logic circuit family is made adaptable.例文帳に追加

早モードのタイミングと遅モードのタイミングが含まれ、組合せ回路と順序回路が扱われ、ダイナミック論理回路ファミリに加えて、スタティックＣＭＯＳ論理回路にも対応する。 - 特許庁

This method also includes a step of performing a test among the domains and implementing a second subset of the domain of the plurality of circuits provided with the dynamic defect detection test pattern.例文帳に追加

本方法はまた、ドメイン間テストを実施して、動的欠陥検出テストパターンを実装する複数の回路のドメインの第２サブセットを実行する段階を含む。 - 特許庁

In order to achieve a wide dynamic range and improve control the accuracy, operational amplifier circuits that are of the same number as the number of a plurality of output signals, requiring the electrical signal, are installed to output the electrical signal.例文帳に追加

広いダイナミックレンジを持たせ制御精度を向上させるためその電気信号を必要とする複数の出力信号の数だけ演算増幅回路を設置して出力する。 - 特許庁

This method includes a step of performing a test in a domain and implementing a first subset of a domain of a plurality of circuits provided with a dynamic defect detection test pattern.例文帳に追加

１つの実施形態では、方法は、ドメイン内テストを実施して、動的欠陥検出テストパターンを実装する複数の回路のドメインの第１サブセットを実行する段階を含む。 - 特許庁

To provide a device and a method for arithmetic processing, capable of expanding a dynamic range and improving the possibility of correct demodulation of received signals without additional circuits.例文帳に追加

追加回路を設けることなく、ダイナミックレンジを拡張でき、受信信号を正しく復調できる可能性を高められる演算処理装置及び演算処理方法を提供する。 - 特許庁

Control circuit (528, 530) are connected to the attitude reference systems and the attitude comparison circuits 528, 530 to give a command to the attitude comparison circuits (528, 530) to generate a control error output signal in response to a dynamic static antenna pointing error induced by a mechanical swing on a satellite.例文帳に追加

制御回路（５２８，５３０）は、姿勢基準システム及び姿勢比較回路に結合され、衛星上における機械的旋回によって誘発される動的静定アンテナ照準誤差に応答して、姿勢比較回路（５２８，５３０）に制御誤差出力信号を発生するように指令する。 - 特許庁

The gate line drive unit 35 has a dynamic type shift register 100, drive circuits 102, 104, and a leakage current compensation circuit 106 that are composed of the same-conductivity-type field effect transistor.例文帳に追加

ゲート線駆動ユニット３５は、同一導電型の電界効果トランジスタで構成された、ダイナミック型のシフトレジスタ１００、駆動回路１０２，１０４およびリーク電流補償回路１０６を有する。 - 特許庁

Each gate of the P-type MOS transistor 15_-1 to 15_-5 is respectively connected to dynamic level converter circuits 15b_-1 to 15b_-5 consisting of resistance element R1 to R5 and auxiliary pumping capacitors Cb1 to Cb5.例文帳に追加

また、Ｐ型ＭＯＳトランジスタ１５_-1〜１５_-5の各ゲートには、それぞれ、抵抗素子Ｒ１〜Ｒ５と補助ポンピングキャパシタＣｂ１〜Ｃｂ５とからなるダイナミックレベル変換回路１５ｂ_-1〜１５ｂ_-5が接続されている。 - 特許庁

The data storage circuit includes at least one static latch circuit and a plurality of dynamic latch circuits when setting 2^k threshold voltage (k is a natural number equal to 3 or more) in each memory cell in the memory cell array.例文帳に追加

データ記憶回路は、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは３以上の自然数）の閾値電圧を設定する場合、少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路を有している。 - 特許庁

Then a baseband circuit (140) supplies information associated with a transmission mode and information of the number of multiplexed data to the amplifier circuits of the transmission system, and when the transmission mode shifts to the HSPDA mode or the number of multiplexed data is increased, the operating current of the amplifiers of the final stage of the amplifier circuits is increased to extend the dynamic range.例文帳に追加

そして、送信モードに関する情報やデータの多重数情報をベースバンド回路（１４０）から送信系の増幅回路に供給して、送信モードがＨＳＤＰＡモードになったりデータの多重数が多くなったりした場合には増幅回路の最終段のアンプの動作電流を多くしてダイナミックレンジを広げる。 - 特許庁

In this intermediate processing circuit for wide dynamic signal, asymmetric CRD type two-terminal circuits (C1, R1, R2 and D1) are connected to the inverted terminal of an operational amplifier IC, bidirectional RD type two-terminal circuits (D2 and R3) are connected to a feedback circuit, and an offset control circuit is connected to the non-inverted terminal.例文帳に追加

本発明の広ダイナミック信号中間処理回路は、演算増幅器ＩＣの反転端子に非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ１）を接続し、帰還回路に双方向性ＲＤ形２端子回路（Ｄ２・Ｒ３）を接続し、非反転端子にオフセット調整回路を接続して成る。 - 特許庁

This CMOS integrated circuit is provided with four kinds of boards which are isolated electrically, using two systems of power sources where VDD' and VSS' are added as statistic board bias power sources to VDD and VSS of usual power sources, and the absolute values of the threshold voltages of all pull down/pull up transistors including drive inverters whether they are static circuits or dynamic circuits are set rather high.例文帳に追加

通常の電源である [Ｖ_DD, Ｖ_SS] に、静的な基板バイアス電源として[Ｖ_DD_', Ｖ_SS_']を加えた２系統の電源を使って、電気的に分離した４種類の基板を設け、スタティック回路かダイナミック回路か問わずに駆動インバータを含む全てのプルダウン／プルアップ・トランジスタの閾値電圧の絶対値を高めに設定する。 - 特許庁

To provide a semiconductor integrated device which is hard to be affected by induced noises from a clock signal or the other circuits, and further decreases the unwanted parasitic capacity in the semiconductor integrated device having a dynamic shift register.例文帳に追加

ダイナミックシフトレジスタを有する半導体集積装置において、クロック信号や他の回路からの誘導ノイズの影響を受け難く、かつ、不必要な寄生容量を低減した半導体集積装置を提供すること。 - 特許庁

Each of the 1st-4th variable gain circuits can obtain an input dynamic range in response to its input level so as to suppress distortion at a high gain and to reduce current consumption at a low gain.例文帳に追加

各可変利得回路で、その入力レベルに応じた入力ダイナミックレンジを得ることができ、高利得時における歪み劣化を抑えることが出来ると同時に、低利得時における消費電流を低減させることができる。 - 特許庁

To provide an electro-optical device which permits to easily confirming the state of connection between connection terminals and external circuits via an ACF and has low resistance wiring and is excellent in a dynamic characteristic, and to provide electronic equipment comprising this electro-optical device.例文帳に追加

ＡＣＦによる接続端子と外部回路との接続状態を容易に確認することができ、かつ低抵抗の配線を備えた動作特性の優れた電気光学装置及びこの電気光学装置を備えた電子機器を提供する。 - 特許庁

When switches S1, S2 are turned on in interlace system and turned off in progressive system, the resonance frequencies of the first and second resonance circuits are individually switched by each scanning system, thus obtaining an optimum dynamic focus voltage.例文帳に追加

インターレース方式の場合は、スイッチＳ１、Ｓ２をオン、プログレッシブ方式の場合は、Ｓ１、Ｓ２をオフにして、各走査方式で第１と第２の共振回路の共振周波数を個別に切り換えるようにすることで、最適なダイナミックフォーカス電圧を得る。 - 特許庁

To improve the display quality in a display device which places a holding circuit on each pixel and displays by switching between a dynamic image display mode in which data are input at any time and a static image display mode in which a static image is displayed by the data in the holding circuits.例文帳に追加

各画素に保持回路を配置し、随時データが入力される動画表示モードと保持回路のデータによって静止画を表示する静止画表示モードとを切り換えて表示する表示装置において、より表示品質を向上させる。 - 特許庁

A data storage circuit is connected to the bit line, and when threshold voltage of 2^k pieces (k: natural number) are set to respective memory cells in the memory cell array, the data storage circuit has at least one static latch circuit storing write-in data and a plurality of dynamic latch circuits.例文帳に追加

データ記憶回路は、ビット線に接続され、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは自然数）の閾値電圧を設定する場合、書き込みデータを記憶する少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路とを有している。 - 特許庁

Each of the programmable interconnects, the pass devices, the look-up table circuits, and/or the multi-input logic circuits has at least one or more dynamic threshold metal oxide semiconductor (DTMOS) transistors, full-depleted metal oxide semiconductor (FDMOS) transistors, partially depleted metal oxide semiconductor (PDMOS) transistors and/or double-gate metal oxide semiconductor transistor.例文帳に追加

プログラマブルな相互接続部、パスデバイス、ルックアップテーブル回路、及び／又は多入力論理回路の各々は、ダイナミックしきい値金属酸化物半導体（ＤＴＭＯＳ）トランジスター、完全空乏化金属酸化物半導体（ＦＤＭＯＳ）トランジスター、部分空乏化金属酸化物半導体（ＰＤＭＯＳ）トランジスター、及び／又は２段ゲート金属酸化物半導体トランジスターの１つ以上を有する。 - 特許庁

The number of selective current generation circuits connected in parallel to the basic current generation circuit 12 is controlled, thereby varying the dynamic range and the inclination of a current I3 flowing to the NMOS transistor MP6 and a current I4 flowing to the PMOS transistor MP7.例文帳に追加

基本電流生成回路１２に並列接続させる選択電流生成回路の数を制御することにより、ＮＭＯＳトランジスタＭＰ６に流れる電流Ｉ３及びＰＭＯＳトランジスタＭＰ７に流れる電流Ｉ４のダイナミックレンジ及びその傾きを変化させる。 - 特許庁

Finally, the dynamic logic circuit is provided with voltage maintaining circuits (30_KT1, 30_KT2) coupled to the output for coupling the precharge voltage to the precharge node during a part of an evaluation phase step in which the conditional discharge paths are not enabled, within the evaluation phase step.例文帳に追加

最後に、ダイナミック論理回路は、出力に結合され、評価相の段階にあって条件付放電通路がイネーブルされていない評価相の段階の一部分の間に、プリチャージ電圧をプリチャージノードに結合する電圧保持回路（３０_KT1、３０_KT2）を備える。 - 特許庁

To provide an image display apparatus that includes a video signal conversion along with increase in a dynamic range, the image display apparatus transmitting, without increasing cost of the signal transmission, a video signal to a signal processing circuits required to drive the image display apparatus.例文帳に追加

本発明は、ダイナミックレンジの増加を伴う映像信号の変換を含む画像表示装置において、信号伝送のためのコストを増加させることなく、映像信号を画像表示装置の駆動に必要な信号処理回路まで送ることができる画像表示装置を提供することを目的とする。 - 特許庁

The memory controller 110 comprises a counter 120 counting the prescribed period after detection of an idle state, and self-refresh shift instructing circuits 130, 140 preforming processing required for instructing shifting to a self-refresh state for the dynamic random access memory after the counter 120 counts the period.例文帳に追加

前記メモリコントローラ１１０は、アイドル状態を検出したあと、所定期間をカウントするカウンタ１２０と、前記カウンタ１２０が前記期間をカウント後に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態への移行を指示するために必要な処理を行うセルフリフレッシュ移行指示回路１３０，１４０と含む。 - 特許庁

To provide miniaturized and inexpensive optical amplifier and optical transmitter reducing the number of comparatively expensive photodiodes and the number of light receiving circuits for amplifying an electric signal converted by the photodiode and having difficult design of a signal-to-noise ratio and a dynamic range.例文帳に追加

光増幅装置及び光伝送装置に関し、比較的高価なフォト・ダイオードや、信号対雑音比やダイナミック・レンジの設計が難しい、該フォト・ダイオードが電気変換した信号を増幅する光受信回路の数を縮減した小型で低価格な光増幅装置及び光伝送装置を提供する。 - 特許庁

In a liquid crystal driving circuit which performs gradation display by applying a gradation voltage according to a display data to a liquid crystal element, a decoder circuit part for selecting the gradation voltage which is constituted of dynamic circuits is provided and the number of transistor devices is reduced by sharing the transistors 4 of the same logic which constitutes the adjacent decoder.例文帳に追加

液晶素子に表示データに応じた階調電圧を印加して階調表示を行う液晶駆動回路において、ダイナミック回路で構成され、階調電圧を選択するデコーダ回路部を備え、デコーダ回路部は、隣接のデコーダを構成する同一論理のトランジスタ４を共通化しトランジスタ素子数を削減する。 - 特許庁

In the zero cross detection circuit comprising an input circuit 1 and an input circuit 2 having hysteresis, and a logic circuit for preventing chattering for receiving their output, the configuration of the input stage of the input circuits 1, 2 is set to be the configuration shown in Fig., thus making the input dynamic range large.例文帳に追加

入力回路１とヒステリシスを持たせた入力回路２と、それらの出力を受けるチャタリングを防止するロジック回路からなるゼロクロス検出回路において、入力回路１と入力回路２の入力段の構成を図１に示す構成にすることによって入力ダイナミックレンジを大きくとることが可能となった。 - 特許庁

The semiconductor device comprises the memory circuit including: a plurality of dynamic memory cells arranged at respective crossed positions of bit lines and a plurality of word lines; row decoders connected to the plurality of word lines; and row address latch circuits latching read and write row addresses at a transition point of a clock signal and having operation to supply the addresses to the row decoders.例文帳に追加

ビット線及び複数のワード線のそれぞれの交差位置に設けた複数のダイナミックメモリセルと、前記複数のワード線に接続された行デコーダと、読取及び書込行アドレスをクロック信号の遷移点でラッチし、該アドレスを前記行デコーダに供給する働きがある行アドレスラッチ回路とを備えたメモリ回路から成る半導体装置である。 - 特許庁