「high speed transistors」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Perfect depletion high speed MOS transistors, high breakdown strength MOS transistors and ESD protective elements are formed on the single crystal silicon device forming layer, and the single crystal silicon device forming layer in the perfect depletion high speed MOS transistor region is formed thinner as compared with other regions.例文帳に追加

完全空乏型の高速ＭＯＳトランジスタと高耐圧型ＭＯＳトランジスタおよびＥＳＤ保護素子は単結晶シリコンデバイス形成層に形成し、完全空乏型の高速ＭＯＳトランジスタ領域の単結晶シリコンデバイス形成層膜厚を他に比べて薄くした。 - 特許庁

To provide an integrated circuit which can operate at high speed for variations in the threshold of transistors which increases more and more in the future.例文帳に追加

今後ますます増加するトランジスタの閾値のばらつきに対して、高速に動作させることができる集積回路を提供する。 - 特許庁

High-speed MOS transistors (32) are provided by forming a conductive layer (24) embedded in transistor gate sidewall spacers (27).例文帳に追加

トランジスタゲートサイドウォールスペーサ（２７）に埋め込まれた導電層（２４）を形成することによって高速ＭＯＳトランジスタ（３２）は、用意される。 - 特許庁

To provide a semiconductor device, wherein not only the variations in the threshold voltages of its transistors are prevented, but also is able to operate at a high speed.例文帳に追加

トランジスタのしきい値電圧の変動を防止して信頼性の向上が図れる上に、高速動作が可能な半導体装置の提供。 - 特許庁

To provide a nonvolatile semiconductor memory, comprising selective transistors having short gate lengths suited for making a high-speed and highly integrated structure.例文帳に追加

選択トランジスタのゲート長が短く、高速化及び高集積化に適した構成の不揮発性半導体記憶装置を提供する。 - 特許庁

To realize a high-speed operation and to reduce a leak current by connecting transistors different in threshold in series and inserting them between power sources.例文帳に追加

異なるしきい値を持つトランジスタを直列に接続して電源間に挿入することにより、高速動作及びリーク電流の低減を実現する。 - 特許庁

To integrate high-speed, low power-consumption transistors, in particular, field-effect transistors having strained Si for their channels, with a heterobipolar transistor.例文帳に追加

高速、低消費電力のトランジスタ、特にひずみＳｉをチャネルとして有する電界効果トランジスタ、およびヘテロバイポーラトランジスタを集積化することを目的とする。 - 特許庁

To provide a logic circuit comprising multi-stage connection of a plurality of current mode logic circuits each configured with field effect transistors that improves the transconductance g_m and the cut-off frequency f_T of the transistors and attains a high speed/broadband configuration.例文帳に追加

電界効果型トランジスタで構成した複数の電流モード論理回路を多段接続した論理回路において、トランスコンダクタンスｇ_ｍやトランジスタの遮断周波数ｆ_Tを改善し、かつ高速・広帯域化する。 - 特許庁

To make it possible to write a signal at a high-speed scanning permitting time-shared display without increasing mobility of transistors and decreasing numerical aperture although a conventional design technique of transistors is used.例文帳に追加

トランジスタの移動度能力向上や開口率の低下等を引き起こさず、従来のトランジスタの設計手法を用いながら、時間分割表示が可能となる高速走査にて信号が書き込めるようにする。 - 特許庁

To provide a semiconductor integrated circuit capable of reading out data at a high speed, by eliminating charge supplying transistors necessary for holding the "H" level of bit lines in accordance with the increase of off-leakage of transistors due to miniaturization, and accelerating the reading speed of stored data in the "L" level of the bit lines.例文帳に追加

微細化によりトランジスタのオフリークが増大して行く中で、ビット線の「Ｈ」レベルを保持するために必要な電荷供給用のトランジスタをなくし、ビット線が「Ｌ」レベルになる記憶データの読み出しを高速化することで、高速読み出しが可能な半導体集積回路を提供する。 - 特許庁

When the pMOS transistor 122 is turned off at high speed, the through currents of the transistors 121 and 122 are decreased and the potential of a word line WL rises at high speed.例文帳に追加

ｐＭＯＳトランジスタ１２２が高速でオフすると、トランジスタ１２１，１２２の貫通電流が減少し、且つ、ワード線ＷＬの電位が高速で立ち下がる。 - 特許庁

To suitably control an operation speed of each transistor when executing speed control by controlling power supply voltage V_DD in a semiconductor integrated circuit in which transistors with low and high threshold voltages are mixed.例文帳に追加

低高のしきい値電圧のトランジスタが混在する半導体集積回路で、電源電圧Ｖ_DDの制御で速度制御を実行する際に各トランジスタの動作速度を適切に制御する。 - 特許庁

To provide a high speed semiconductor integrated circuit which is applied to a variety of field effect transistors, can form a general integrated circuit or a specified electric circuit and has wide application area, and a method for improving the processing speed of the circuit.例文帳に追加

種々の電界効果トランジスタに適用して、一体的な集積回路或いは特定の電気回路を形成でき、広い応用範囲を有する高速半導体集積回路及び回路の処理速度を高める方法を提供する。 - 特許庁

Even if operating speed of other transistors is limited, higher speed and more precise operation than ever (sampling of the rectangular wave of high frequency and the like) is realized by reduction of charge and discharge current and improvement of the zero cross frequency.例文帳に追加

他のトランジスタの動作速度に限界があっても、充放電電流の減少やゼロクロス周波数の改善により、従来にない高速かつ高精度な動作（高周波数の矩形波のサンプリング等）が可能となる。 - 特許庁

When the output A(0) of the 1st logical operation circuit 1a varies from the high level to the low level, corresponding PMOS transistors Q10 and Q11 turn off, so the those transistors Q10 and Q11 never impede the variation of the output of the 1st logical operation circuits 1a, so that the operation speed of the semiconductor integrated circuit becomes fast.例文帳に追加

また、第１論理演算回路１ａの出力Ａ(0)がハイレベルからローレベルに変化すると、対応するPMOSトランジスタＱ10，Ｑ11はオフするため、PMOSトランジスタＱ10，Ｑ11が第１論理演算回路１ａの出力変化を妨げることがなく、半導体集積回路の動作速度が速くなる。 - 特許庁

To provide a semiconductor integrated circuit of thin film transistors (TFT), including high breakdown voltage TFTs and high speed operable TFTs, and a method for fabricating such a circuit.例文帳に追加

薄膜トランジスタ（ＴＦＴ）の回路において、高耐圧のＴＦＴと高速動作が可能なＴＦＴを有する半導体集積回路およびそのような回路を作製するための方法を提供する。 - 特許庁

To obtain a comparator circuit that attains a high-speed operation without saturating transistors(TRs) in any case and also high drive capability and a low offset voltage.例文帳に追加

いかなる時にもトランジスタを飽和させずに高速動作を可能にし、また高駆動能力化と低オフセット電圧化を図ることができるコンパレータ回路を提供する。 - 特許庁

To provide a high definition liquid crystal display device operating at high speed by improving performance of thin film transistors without increasing intersection capacities between gate wiring and data wiring.例文帳に追加

ゲート配線とデータ配線の交差容量を増加させることなく薄膜トランジスタの性能を向上させて、高速動作で高精細の液晶表示装置を提供する。 - 特許庁

To provide a drive circuit that can be compatible with a low power supply voltage, attain a high-speed operation and high accuracy, and separately control a current consumption of two through-current control transistors(TRs).例文帳に追加

低電圧化に対応可能で、かつ、動作の高速化と高精度化とを図ることができるとともに、２つの貫通電流制御用トランジスタの消費電流を別々に制御することが可能な駆動回路を提供する。 - 特許庁

To provide a high-speed, low power consumption logic device capable of reducing a power consumption and making the speed of operation higher by controlling the operation modes of respective transistors constituting a logic device, while coping with the operating condition of respective transistors upon constituting the logic device, when the logic device is constituted of a master slice type integrated circuit, capable of reducing a cost and a time for designing a mask.例文帳に追加

マスク設計のための費用と期間を短縮できるマスタースライス型集積回路により、論理装置を構成する場合に、その論理装置を構成するそれぞれのトランジスタの動作モードを、論理装置を構成した場合のそれぞれのトランジスタの動作状態に対応して制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。 - 特許庁

The transistors TP and TN are turned on in the high-speed serial interface mode and are turned off in the parallel interface mode, based on the voltage from the receiver circuit power terminal VDDA.例文帳に追加

トランジスタＴＰ、ＴＮは、レシーバ回路用電源端子ＶＤＤＡからの電圧に基づいて、高速シリアルインターフェースモードにおいてオンし、パラレルインターフェースモードにおいてオフする。 - 特許庁

Hence, the through current does not flow from a low power supply voltage terminal through the transistors Q21 and Q31 to a ground terminal, and the level shift circuit performs high speed operation with reduced power consumption.例文帳に追加

よって、低電源電圧端子から、トランジスタＱ２１およびトランジスタＱ３１を通して、接地端子へ貫通電流が流れることがなく、レベルシフト回路は低消費電力で高速動作が可能である。 - 特許庁

To provide a semiconductor integrated circuit, having a logic circuit composed of MOS transistors which can be operated at a high speed and also can reduce the power consumption of a logic cone (logic circuit) that does not operating in a function module.例文帳に追加

ＭＯＳトランジスタで構成された論理回路を有する半導体集積回路において、高速動作を実現しつつ、機能モジュール内で動作していないロジックコーン（論理回路）の消費電力を削減できるようにする。 - 特許庁

To provide a system LSI of high-speed, small area and low power consumption by reducing the number of offsets, variable notch widths and transistors at a variable delay circuit.例文帳に追加

可変遅延回路においてオフセット、可変刻み幅およびトランジスタ数を低減することによりシステムＬＳＩの高速化、小面積化および低電力化を図る。 - 特許庁

Thus, even if voltage of the search line SL connected to the gate is lowered, the ON current of the NMOS transistors N6 and N8 can be increased, so that the match line ML can be discharged at high speed.例文帳に追加

そのため、ゲートに接続されたサーチ線ＳＬを低電圧化しても、ＭＯＳトランジスタＮ６，Ｎ８のオン電流を大きくすることができ、マッチ線ＭＬを高速に放電することができる。 - 特許庁

To attain a high speed operation of a logic circuit and also reduce current consumption by changing an impedance of a load configured by field effect transistors(TRs) synchronously with an input signal.例文帳に追加

電界効果トランジスタで構成した負荷のインピーダンスを入力信号に同期させて変化させることで、論理回路の高速動作を可能にするとともに消費電流を低減させる。 - 特許庁

To provide a semiconductor device capable of implementing stabilized and high-speed data reading even at low voltage power supply, reducing stand-by currents, and improving retention characteristics regardless of variations of threshold voltages in MOS transistors.例文帳に追加

ＭＯＳトランジスタのしきい値電圧のばらつきに係らず、低電源電圧下においても安定かつ高速なデータ読出、スタンバイ電流の低減およびリテンション特性の向上を可能とする半導体装置を提供する。 - 特許庁

By forming the gate length Lg to be short even if the gate oxide films of the MOS transistors are the same, the device can be operated sufficiently at a high speed with the power supply voltage VCC3.例文帳に追加

このように、ＭＯＳトランジスタのゲート酸化膜が同じであってもゲート長Ｌｇを短く形成することにより、電源電圧ＶＣＣ３で充分に高速動作させることが可能となる。 - 特許庁

To enable preventing variation of an IR drop caused by dispersion of transistors and wiring parts, or the like, to enable performing stable operation even if a cell read-out signal is small, to reduce influence of variation of a power source, and to enable performing high speed operation.例文帳に追加

トランジスタや配線部のバラツキ等によるＩＲ dropの変動を無くすることができ、セルの読み出し信号が小さくても安定動作が可能で、かつ電源変動の影響が小さく高速動作を可能とする。 - 特許庁

Since resistance caused by conducting these transistors does not exist between the main bit line MBL1 and the sub-bit line SBL1_1, discharge for the main bit line and charge for the sub-bit line can be performed at high speed.例文帳に追加

主ビット線ＭＢＬ１と副ビット線ＳＢＬ１＿１との間には、これらをトランジスタで導通させた場合に生じる抵抗がないため、主ビット線への放電と副ビット線の充電とを高速に行うことが可能となる。 - 特許庁

Thus, the high speed addition/subtraction device in which carry transmission logic and carry generation logic are not necessary to be generated after latching, and the number of transistors is small is provided.例文帳に追加

このため、ラッチ後に桁上げ伝搬論理、桁上げ生成論理を生成する必要がなく高速でトランジスタ数の少ない加減算装置を構成できる。 - 特許庁

To reduce the number of transistors of pixel circuits and to allow a high speed program to be performed at a minute current, in a display device having light emitting elements driven in an active matrix system.例文帳に追加

アクティブマトリクス方式で駆動される発光素子を備えた表示装置において、画素回路のトランジスタ数を減らすとともに、微小電流での高速プログラムを可能とする。 - 特許庁

To provide a method for manufacturing a semiconductor device, where by transistors capable of high speed operation can be realized by suppressing short-channel effects.例文帳に追加

ショートチャネル効果を抑制し、高速動作が可能なトランジスタを実現出来る半導体装置の製造方法を提供することを目的としている。 - 特許庁

To provide a CMOS class A/B output stage which provides the advantages of high speed operation, low supply voltage requirements and low quiescent current draw, resulting form the use of subthreshold biasing of output driver transistors.例文帳に追加

出力駆動トランジスタを閾値下にバイアスすることによって、高速演算を行い、必要な供給電圧が低く、静止電流が低いＣＭＯＳ ＡＢ級出力段を提供する。 - 特許庁

Thereby, along with a thin film specification, high-speed operation can be materialized since the breakdown voltage can be satisfied for PMOS transistors MPL1 and MPL2 also as the thin film specification.例文帳に追加

これにより、ＰＭＯＳトランジスタＭＰＬ１，ＭＰＬ２を薄膜仕様としてもその耐圧を満たすことができ、薄膜仕様に伴い高速動作が実現できる。 - 特許庁

Transistors NTR2 and PTR2 included in the logic circuit block for drivers LB is formed in a region outside of the region of the primary conductive well NWLH for the high-speed I/F circuit block HB.例文帳に追加

ドライバ用ロジック回路ブロックＬＢが含むトランジスタＮＴＲ２、ＰＴＲ２は、高速Ｉ／Ｆ回路ブロックＨＢ用の第１導電型ウェルＮＷＬＨの領域以外の領域に形成される。 - 特許庁

Therefore, the semiconductor integrated circuit, which is composed of the nMOS transistors 120 and 130 that are connected in series, operates at sufficiently high speed in an ON state and produces a very small leakage current in an OFF state.例文帳に追加

したがって、ｎＭＯＳトランジスタ１２０，１３０を直列接続した回路は、動作時は十分に高速であり、非動作時はリーク電流が非常に少ない。 - 特許庁

To provide a level shift circuit which can shift a level toward a high level and a low level, is free from malfunctions due to noise, enables the consumed current thereof to be reduced without decreasing a switching speed, and is composed only of transistors.例文帳に追加

高電圧側・低電圧側の両方でレベルシフトでき、ノイズによる誤動作が起こらず、かつスイッチングスピードを低下させることなく消費電流を削減でき、さらに回路をトランジスタのみで構成すること。 - 特許庁

To provide a semiconductor device where highly accurate analog ICs are formed by mounting perfect depletion high speed MOS transistors and high breakdown strength MOS transistors mixedly on an SOI substrate while reducing the cost by enhancing strength against ESD breakdown, preventing cracking in the dicing process and enhancing the positioning accuracy of trimming.例文帳に追加

ＳＯＩ基板上に、完全空乏型の高速ＭＯＳトランジスタと、高耐圧型ＭＯＳトランジスタとを混載し、高精度なアナログＩＣが形成された半導体装置を、ＥＳＤ破壊に強く、またダイシング工程での割れ欠けなどを防止し、さらに、トリミングの位置決め精度を高くすることでコストダウンを可能にする形で提供することである。 - 特許庁

To provide a semiconductor device where highly accurate analog ICs are formed by mounting perfect depletion high speed MOS transistors and high breakdown strength MOS transistors mixedly on an SOI substrate while reducing the cost by enhancing strength against ESD breakdown, preventing cracking in the dicing process and enhancing the positioning accuracy of trimming.例文帳に追加

ＳＯＩ基板上に、完全空乏型の高速ＭＯＳトランジスタと、高耐圧型ＭＯＳトランジスタとを混載し、高精度なアナログＩＣが形成された半導体装置を、ＥＳＤ破壊に強く、またダイシング工程での割れ欠けなどを防止し、さらに、トリミングの位置決め精度を高くすることでコストダウンを可能にする形で提供する。 - 特許庁

To provide a high-density high-speed dynamic random access memory(DRAM) by satisfying the cut-off characteristics of transistors and high-level write compensation in the memory cell area of the DRAM and, at the same time, improving transistor driving forces in the peripheral circuit area of the DRAM.例文帳に追加

本発明は、ＤＲＡＭのメモリセル領域におけるトランジスタのカットオフ特性とハイレベルの書き込み補償を満足するとともに周辺回路領域のトランジスタの駆動力を向上させて、高密度高速ＤＲＡＭの実現を図る。 - 特許庁

To obtain an image display device which is provided with an active matrix substrate which has a driving circuit which has active elements such as thin film transistors of high performance which operate with high-speed mobility, etc. in a driving circuit for driving a pixel part which is arranged in matrix shape.例文帳に追加

マトリクス状に配置された画素部を駆動するための駆動回路に高速の移動度で動作する高性能の薄膜トランジスタ等のアクティブ素子を持つ駆動回路を有するアクティブ・マトリクス基板を備えた画像表示装置を得る。 - 特許庁

To obtain a sequential circuit, which operates at a high speed without tightening the requirement imposed on the performance of transistors that constitute shift registers and without increasing the frequency of clock signals, and to obtain a liquid crystal display device, which uses the circuit and has high definition.例文帳に追加

クロック信号の高周波化やシフトレジスタを構成するトランジスタの性能に対する要求を厳しくすることなく高速に動作する順序回路、並びにこのような順序回路を用いた高精細な液晶表示装置を提供する。 - 特許庁

The serial connection of a pair of MOS transistors 8 and 9 mutually inversely connecting sources and drains is provided parallel with a pull-down resistor 7, second pulse signal having an inverted waveform is extracted in a high speed test and the charges of a parasitic capacitor are sharply discharged through a pair of MOS transistors 8 and 9 to be turned on in response to the second pulse signal.例文帳に追加

ソースとドレインを互いに逆接続した一対のＭＯＳトランジスタ８，９の直列接続をプルダウン抵抗７と並列に設け、高速テスト時には反転波形を持つ第２のパルス信号を取り出し、第２のパルス信号に応答してオン動作する一対のＭＯＳトランジスタ８，９を通して寄生容量の電荷を急峻に放電させる。 - 特許庁

Therefore, in this device, efficiency of a memory chip is improved by dividing plural memory banks into input/output sense amplifier blocks, pairs of wide band input/output lines are crossed and addressing of a bank is made easy by arranging input/output line transmitting transistors and sense amplifier driving transistors alternately, then high speed operation margin can be improved.例文帳に追加

したがって、本発明では入出力センス増幅器ブロックに複数のメモリバンクを分割することによりメモリチップ能率を改善して、入出力ライン伝達トランジスタとセンス増幅器駆動トランジスタの配置領域を交互で配置することにより広域入出力ライン対を交差してバンクのアドレッシングを容易にして、高速動作マージンを改善することができる。 - 特許庁