「include memory」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The phase-change memory device may further include a second insulating layer 48 buried between the isolated regions of the lower electrode 43 and the heating layer 45.例文帳に追加

また、相変化メモリ素子は、発熱層４５と下部電極４３の分離領域との間を埋め込む第２絶縁膜４８をさらに備えることができる。 - 特許庁

The electrical bit lines include electrically conductive elements (110, 214, 314), and magnetic elements (112, 216, 316) for guiding magnetic flux, in relation to the magnetic field to the magnetic memory cells.例文帳に追加

電気的ビット線は、導電性構成要素(110,214,314)と、磁界に関連する磁束を磁気メモリセルの方へ誘導するための磁性構成要素(112,216,316)とを含む。 - 特許庁

The optical elements include a semiconductor laser, a photodetector, an optical switch, a variable wavelength filter, an optical memory, an optical amplifier, a photonic crystal and a bioelement or the like.例文帳に追加

光素子としては、半導体レーザ、フォトディテクタ、光スイッチ、可変波長フィルタ、光メモリ、光アンプ、フォトニッククリスタル、バイオ素子などを含むことができる。 - 特許庁

The integrated circuit may also include logic to multiplex flash memory device interface signals and parallel bus interface signals on the parallel bus interface.例文帳に追加

集積回路は、また、パラレルバスインターフェース上において、複数のフラッシュメモリデバイスインターフェース信号および複数のパラレルバスインターフェース信号を多重化するロジックを備える。 - 特許庁

Each acoustic featured value data include a flag which indicates whether the waveform data are stored in the frequency information incorporated voice piece DB34 or the memory 48.例文帳に追加

各音響特徴量データは、波形データが頻度情報付き音声素片ＤＢ３４とメモリ４８のいずれに記憶されているかを示すフラグを含む。 - 特許庁

Concise display of products is provided at a prescribed places and the displays include a dynamic display (21) for transmitting the latest information acquired from a storage memory (23).例文帳に追加

製品のコンサイスディスプレイを、このような場所に提供され、ディスプレイは、ストレージメモリ（２３）から取得された最新情報を伝達するダイナミックディスプレイ（２１）を含む。 - 特許庁

The method and the structure of a memory storage cell in a semiconductor substrate include forming of a dopant source material, covering a lower portion of a deep trench formed in the substrate.例文帳に追加

半導体基板のメモリ記憶セルの方法および構造は、基板に形成された深いトレンチの下部を覆ってドーパント源材料を形成することを含む。 - 特許庁

The input pins of each set include a plurality of input pins used to transmit the plurality of input signals to the corresponding memory sub-module.例文帳に追加

前記各組の入力ピンは、前記複数の入力信号を対応するメモリサブモジュールに送信するために用いられる複数の入力ピンを含む。 - 特許庁

The circuit blocks CB1 to CBN include at least one memory block MB which stores image data, and at least one data driver block DB for driving data lines; and the memory block MB includes a memory cell array, a row address decoder RD, and a sense amplifier block SAB.例文帳に追加

回路ブロックＣＢ１〜ＣＢＮは、画像データを記憶する少なくとも１つのメモリブロックＭＢと、データ線を駆動するための少なくとも１つのデータドライバブロックＤＢを含み、メモリブロックＭＢは、メモリセルアレイとローアドレスデコーダＲＤとセンスアンプブロックＳＢを含む。 - 特許庁

A memory cell array comprises: a charge storage film formed on a channel region through a gate insulating film; and a plurality of memory strings being arranged and comprising memory cells that include control gates formed on the charge storage film through an inter-gate insulating film and are series-connected.例文帳に追加

メモリセルアレイは、チャネル領域上にゲート絶縁膜を介して形成された電荷蓄積膜と、その電荷蓄積膜上にゲート間絶縁膜を介して形成された制御ゲートとを備えたメモリセルを直列接続してなるメモリストリングを複数配列してなる。 - 特許庁

A programmable logic controller(PLC) 10 and a data trace device 20 include a PLC execution part 100 and a data trace part 200, and the PLC execution part 100 is provided with a CPU 110; a PLC data memory 120; and a PLC program memory 130.例文帳に追加

ＰＬＣ１０及びデータトレース装置２０は、ＰＬＣ実行部１００及びデータトレース部２００を含み、ＰＬＣ実行部１００はＣＰＵ１１０と、ＰＬＣデータメモリ１２０と、ＰＬＣプログラムメモリ１３０と、を有している。 - 特許庁

The system for storing firmware of the apparatus in a non- volatile memory and having a plurality of non-volatile memory mounted packages is configured to include a first step of selecting a non-volatile memory of other package continuing to be mounted, and a second step of laying out firmware by using the selected non-volatile memory at the time of changing a non-volatile memory mounted package.例文帳に追加

装置のファームウエアを不揮発性メモリに格納し、複数の不揮発性メモリ搭載パッケージを保有するシステムにおいて、不揮発性メモリ搭載パッケージの交換時に、実装が継続している他のパッケージの不揮発性メモリを選択する第１の第１のステップと、選択した不揮発性メモリを使用してファームウエアを展開する第２のステップとにより構成される。 - 特許庁

Flash memory devices include at least one flash memory array and an address comparison circuit that is configured to indicate whether an applied row address associated with a first operation (that is. program, erase) is within or outside the unlock area of at least the one flash memory array.例文帳に追加

フラッシュメモリ装置は、一つ以上のフラッシュメモリアレイ及び第１動作(すなわち、プログラム、消去)と関連付けて供給される供給アドレスが一つ以上のフラッシュメモリアレイの解除領域の内部にあるか外部にあるかを指示するように構成されたアドレス比較回路を含む。 - 特許庁

A memory assignment section 12 assigns the frame memory areas of a number set by the system discrimination section 13 to a storage area of the storage section 11, so as to include the frame memory areas which store the displayed decoded data when the new reproduction system is selected.例文帳に追加

メモリ割付部１２は再生システムの切り替えが行われたとき、システム判定部１３によって設定された個数のフレームメモリ領域を、記憶部１１が有する記憶領域に、このとき表示されている復号データが格納されたフレームメモリ領域を含むように割り付ける。 - 特許庁

The error pattern storage section 33 discriminates whether or not code data corresponding to the error pattern IPAT include an error on the basis of the error pattern IPAT, and stores the code data to an LIFO memory 34 together with a count CNT1 received at the same time when the code data include an error.例文帳に追加

誤りパターン記憶部３３は、誤りパターンＩＰＡＴに基づき、それに対応する符号データに誤りがあるか否かを判定し、誤りがある場合、同時に入力されたカウンタ値ＣＮＴ１とともにＬＩＦＯメモリ３４に記憶させる。 - 特許庁

The circuit blocks CB1 to CBN include at least one memory block MB which stores image data, and at least one data driver block DB for driving data lines.例文帳に追加

回路ブロックＣＢ１〜ＣＢＮは、画像データを記憶する少なくとも１つのメモリブロックＭＢと、データ線を駆動するための少なくとも１つのデータドライバブロックＤＢとを含む。 - 特許庁

This processing may further include steps of clearing at least one cache in the memory, and reporting the object instance as the loiter object by a log file.例文帳に追加

処理のステップには、さらにメモリ内の少なくとも１つのキャッシュをクリアするステップと、前記オブジェクト・インスタンスをロイター・オブジェクトとしてログ・ファイルで報告するステップを含めてもよい。 - 特許庁

The third conductive layer is wired to the word line WL and does not include the bit line BL, the bit line bar, the first voltage line, and the second voltage line within the memory cell 101a.例文帳に追加

第三導電層は、ワードラインＷＬに対して配線され、メモリセル１０１ａ内で、ビットラインＢＬ、ビットラインバー、第一電圧ライン、及び第二電圧ラインがない。 - 特許庁

The memory virtualization device 204 may include: a virtual volume 104; a mapping module 206; a restoration list 208; a prioritization module 210; and a restoration module 212.例文帳に追加

記憶仮想化装置２０４は、仮想ボリューム１０４と、マッピングモジュール２０６と、復元リスト２０８と、優先順位付モジュール２１０と、復元モジュール２１２とで構成される。 - 特許庁

An EIR terminal can include a microprocessor, a memory communicatively coupled to the microprocessor, an EIR device, a multi-band antenna, and a wireless communication interface.例文帳に追加

コード化情報読取（ＥＩＲ）端末は、マイクロプロセッサ、該マイクロプロセッサに通信可能に結合されたメモリ、ＥＩＲデバイス、マルチバンドアンテナ、および、無線通信インターフェースを備える。 - 特許庁

A plurality of memory cell arrays laminated on a semiconductor substrate include a plurality of first wirings and a plurality of second wirings respectively formed to intersect each other.例文帳に追加

半導体基板上に積層される複数のメモリセルアレイは、それぞれ互いに交差するように形成された複数の第１配線及び複数の第２配線を備えている。 - 特許庁

The control unit 50 may include at least a storage device having a memory capacity sufficient to store a complete unit of multimedia contents, such as full-length feature film.例文帳に追加

制御装置５０は、長編映画などのマルチメディアコンテンツの１作品全体を完全に保存するための記憶容量を有する記憶装置を備えていればよい。 - 特許庁

The rectangle module detects write operations to on-screen data in a video memory, and then updates a transfer rectangle to include written data from the foregoing write operations.例文帳に追加

矩形モジュールはビデオメモリの中のオンスクリーンデータへの書き込み動作を検出し、その次に上記書き込み動作からの書き込みデータを含めるように転送矩形を更新する。 - 特許庁

The contactless media 95 include an internal memory 96 corresponding to a plurality of radio transmitting and receiving elements 96 storing ID information and record data of the contactless media 95.例文帳に追加

コンタクトレスメディア９５は、コンタクトレスメディア９５のＩＤ情報と記録データとを記憶した複数の無線送受信素子９６に対応する内部メモリ９６を含む。 - 特許庁

The apparatus may also include a remote frame buffer protocol to transmit at least some of the application window images stored in the memory to the other wireless devices.例文帳に追加

装置はさらに、メモリに格納されているアプリケーションウィンドウ画像の少なくとも一部を複数の他の無線デバイスへ送信する遠隔フレームバッファプロトコルをさらに備える。 - 特許庁

The sense amplifier units SAU1-SAUn include sense amplifiers S/A1-S/A8 to detect write completion in the memory cells selected for each row.例文帳に追加

複数のセンスアンプユニットＳＡＵ１〜ＳＡＵｎは、行毎に選択された複数のメモリセルそれぞれの書き込み完了を検知する複数のセンスアンプＳ／Ａ１〜Ｓ／Ａ８を含んでいる。 - 特許庁

A first memory chip 103a and a second memory chip 103b mounted on one surface of a packaging substrate 101 in this order have a rectangular planar shape, and include a plurality of electrode pads arranged only in a line along one rectangular side.例文帳に追加

実装基板１０１の一方の面にこの順に搭載された第一メモリチップ１０３ａおよび第二メモリチップ１０３ｂは、矩形の平面形状を有し、矩形の一辺に沿って一列にのみ配置された複数の電極パッドを含む。 - 特許庁

The tag can include pre-programmed memory bits (e.g., bits the value of which is programmed by printing), or alternatively, memory bits formed by conventional photolithography, but having connections made using printing technology to form the identifier.例文帳に追加

タグは、予めプログラムされたメモリビット（例えば、その値が印刷によってプログラムされたビット）、或いは、旧来のフォトリソグラフィによって形成され、識別子を形成するために印刷技術を用いて作られた接続を有するメモリビットを含むことが可能である。 - 特許庁

In the case that received image data include raster image data and the rotation of the raster image data is required, a memory consumption capacity required for printing out the image data including a work memory capacity required for rotating the image data is obtained at the analysis of the received image data.例文帳に追加

入力画像データがラスタイメージデータを含み、かつ、その回転が必要である場合、入力画像データの解析時に、当該画像の回転に必要な作業用メモリ容量を含む、当該画像印字に要するメモリ消費量を求める。 - 特許庁

A C/M/Y color correction memory 23 stores the pre-calculated C/M/Y data in the image data adopting the second color system, which may include the black data, and a black generating memory 21 stores the pre-calculated black data.例文帳に追加

黒を含みうる第２の表色系よりなる画像データのうち、Ｃ・Ｍ・Ｙの画像データはＣ・Ｍ・Ｙ用色補正メモリ２３に予め計算されて格納されており、黒データは黒生成用メモリ２１に予め計算されて格納されている。 - 特許庁

The plurality of processors 10, 12, 14, 16 integrated on the first semiconductor substrate 100 each include a memory controller for controlling the memory 20, 22, 24, 26 that is a management target integrated on the second semiconductor substrate 200.例文帳に追加

第１半導体基板１００上に集積化された複数のプロセッサ１０、１２、１４、１６は、それぞれが個別に、第２半導体基板２００上に集積化された管理対象となるメモリ２０、２２、２４、２６を制御するためのメモリコントローラを含む。 - 特許庁

A hit mistake counting circuit 300 to hold frequency in which cache hit or cache erroneous hit are continuously generated corresponding to each entry and a writing control circuit 400 to control whether the replacement of entry of the cache memory is inhibited or not are include in the cache memory.例文帳に追加

キャッシュメモリの各エントリに対応してキャッシュヒットまたはキャッシュミスヒットが連続して発生している回数を保持するヒットミスカウント回路３００と、キャッシュメモリのエントリのリプレースを禁止するか否かを制御する書込制御回路４００とを含む。 - 特許庁

The power saving memory access control unit has structure for controlling memory access so as to include a non-interleaving area in a bank to be self-refreshed at the time of using the power saving mode of the mobile SDRAM and structure for controlling memory access by dividing areas into an area for performing an interleaving access and an area for performing a non-interleaving access in a normal mode.例文帳に追加

モバイルＳＤＲＡＭの省電力モード使用時にセルフリフレッシュを行うバンクに対して、ノンインタリーブ領域を有するようにメモリにアクセスする制御を行う仕組みを有し、通常モード時はインタリーブアクセスを行う領域と、ノンインタリーブアクセスを行う領域に分けてメモリにアクセスする制御を行う仕組みを有する。 - 特許庁

A pixel unit 1 is structured with a non-volatile memory transistor MT formed in a p-type well 12 of a silicon substrate 10 to include a floating gate 14 and a control gate 16 and selection gate transistors ST1, ST2 formed in both sides of each memory transistor MT through common use of such memory transistor MT and diffusion layer 17.例文帳に追加

画素ユニット１は、シリコン基板１０のｐ型ウェル１２に形成された、浮遊ゲート１４と制御ゲート１６を持つ不揮発性メモリトランジスタＭＴと、このメモリトランジスタＭＴと拡散層１７を共有して各メモリトランジスタＭＴの両側に形成された選択ゲートトランジスタＳＴ１，ＳＴ２とから構成される。 - 特許庁

Examples of operating modes may include (1) reading or writing to a flash memory when connected to an external power source, (2) reading from the flash memory when powered by a portable power source (e.g., battery), and (3) writing to the flash memory when powered by a portable power supply.例文帳に追加

動作モードの例としては、（１）外部電源に接続されたときにフラッシュメモリの読出しまたは書込みを行うもの、（２）携帯型電源（例えば、バッテリ）から給電されたときにフラッシュメモリの読出しを行うもの、および（３）携帯型電源から給電されたときにフラッシュメモリへの書込みを行うものを挙げることができる。 - 特許庁

For example, the capacitive element portion 14 is formed to include the same circuit patterns as those of memory cells and is formed by arranging in a matrix-manner a plurality of the potential compensating cells at the same time as forming a memory region 11 in a different region (a N well region 21d) from the memory region 11 provided on a semiconductor substrate 21a.例文帳に追加

たとえば、半導体基板２１ａ上に設けられるメモリ領域１１とは別の領域（Ｎウェル領域２１ｄ）に、メモリ領域１１の形成と同時に、メモリセルと同様の回路パターンを有する、複数の電位補償用セルをマトリクス状に配置してなる容量素子部１４を形成する。 - 特許庁

The memory strings MS include: a columnar layer 36 extended in a lamination direction; a memory gate insulating layer 35 that is formed on the side of the columnar layer 36 and functions as the resistance change element R; and first to fourth source line conductive layers 33a-33d formed via the memory gate insulating layer 35, while surrounding the columnar layer 36.例文帳に追加

メモリストリングＭＳは、積層方向に伸びる柱状層３６と、柱状層３６の側面に形成され且つ抵抗変化素子Ｒとして機能するメモリゲート絶縁層３５と、メモリゲート絶縁層３５を介して柱状層３６を取り囲むように形成された第１〜第４ソース線導電層３３ａ〜３３ｄとを備える。 - 特許庁

Examples of storage places include: a local memory 12b in an accelerator; a main storage part 16; an auxiliary storage part 18; a storage part included in a server 28 connected through a communication part 26; and the like.例文帳に追加

記憶場所として、例えば、アクセラレータ内ローカルメモリ１２ｂや、主記憶部１６や、補助記憶部１８や、通信部２６を介して接続されたサーバ２８が備える記憶部が挙げられる。 - 特許庁

Techniques for early degradation detection (EDD) in flash memories include measuring the dispersion of the threshold voltages (V_T) of a set (e.g. page) of NAND flash memory cells during read operations.例文帳に追加

フラッシュメモリの中の劣化の早期検出（ＥＤＤ）の技術は、読み込み動作中に、ＮＡＮＤ型フラッシュメモリセルの集合（たとえばページ）の閾値電圧（Ｖ_Ｔ）の分散を測定する。 - 特許庁

The charge trap memory device may further include a buffer layer provided between the charge trap layer and the blocking insulating layer, and a gate electrode provided on the blocking insulating layer.例文帳に追加

電荷トラップ型メモリ素子は、電荷トラップ層とブロッキング絶縁膜との間に提供されたバッファ層と、ブロッキング絶縁膜上に提供されたゲート電極とをさらに備えうる。 - 特許庁

The fixed position tag blocks 40a to 40d respectively include a ferrite coil for receiving the ID number of the traveling block 11 and a recording memory for recording the ID number received by the ferrite coil.例文帳に追加

固定位置タグブロック４０ａ〜４０ｄは移動体ブロック１１のＩＤ番号を受信するフェライトコイルと、フェライトコイルが受信したＩＤ番号を記録する記録メモリとを含む。 - 特許庁

The first test pattern is a pattern set to include maximum and minimum values of potential in photoreceptor potential irregularity data stored in a photoreceptor potential characteristics uneven data memory 105, in advance.例文帳に追加

第１のテストパターンは、あらかじめ感光体電位特性ムラデータメモリ１０５に記憶された感光体電位ムラデータの電位の最大と最小の値を含むように設定されたパターンである。 - 特許庁

Memory controllers 11 and 12 respectively include an operation accepting part port 14 for the access of a CPU 2 and an operation accepting part port 15 for the access of a CPU 3, an image IP group and a DSP 13.例文帳に追加

メモリコントローラ１１，１２には、ＣＰＵ２のアクセス用の動作受け付け部ポート１４とＣＰＵ３、画像ＩＰ群、およびＤＳＰ１３のアクセス用となる動作受け付け部ポート１５を備える。 - 特許庁

For example, adaptive video decoding may include a step of foregoing the decompression and reconstruction of selected video frames during intervals of high demand for memory and/or bus bandwidth resources.例文帳に追加

例えば、ビデオの適応的な復号化は、メモリおよび／またはバスバンド幅のリソースの需要が高い期間に、選択されたビデオフレームの復元および再構成に先行する工程を含み得る。 - 特許庁

The plurality of segments of page data include checksum data constituted of a plurality of segments that designate a number of nonvolatile memory cells to be programmed with write data during the page write operation.例文帳に追加

前記ページデータを構成する前記複数のセグメントはページ記録動作の間プログラムされる多数の不揮発性メモリセルを指示する複数のセグメントで構成されたチェックサムデータを含む。 - 特許庁