「input array」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

An antenna input T1 discriminated not in use at a design point of time of the wireless receiver among antenna inputs to an adaptive array arithmetic processing LSI 10 is set in advance to a register 3.例文帳に追加

アダプティブアレイ演算処理用ＬＳＩ１０のアンテナ入力のうち、無線受信装置の設計時点で不使用と判明しているアンテナ入力Ｔ１を予めレジスタ３に設定しておく。 - 特許庁

Graphic data in an array expression form and graphic data are inputted from a data input part 16 to a group frame creating part 18 and a group frame is created by the group frame creating part 18.例文帳に追加

アレイ表現形式の図形データ及び図形データが、データ入力部１６からグループ枠作成部１８に入力され、グループ枠作成部１８でグループ枠が作成される。 - 特許庁

Dual independent engine shutdown total thrust loss probability values for various phases of an ETOPS flight are calculated based on the user input variable array, the flight specific data, and the flight times.例文帳に追加

ＥＴＯＰＳ飛行の様々な段階の、デュアル・インディペンデント・エンジン停止の全推力損失確率値は、ユーザ入力可変アレイ、飛行固有データ、及び飛行時間に基づいて計算される。 - 特許庁

An optical switch reflects light selectively from an input fiber 610 to one of a 1st output fiber 612 and a 2nd output fiber 614 by using a mirror array 608.例文帳に追加

光学スイッチは、ミラーアレイ６０８を用いて、入力ファイバー６１０から第１出力ファイバー６１２あるいは第２出力ファイバー６１４のどちらか一方に光を選択的に反射させる。 - 特許庁

In a microstrip array antenna, the width of a feeding strip line 13 is set to match the impedance on the input side and the output side from a level difference 17.例文帳に追加

本発明のマイクロストリップアレーアンテナでは、給電ストリップ線路１３の幅は、段差１７の位置から入力側と出力側とでインピーダンスが整合するように設定されている。 - 特許庁

Second output of the multiplier is impressed to the first adder input of subsequent large integer unit and, when the additional large integer unit is added to the array, the processing speed is improved.例文帳に追加

乗算器の第２の出力が次の大整数ユニットの第１の加算器入力に印加され、追加の大整数ユニットがアレイに追加されたときに処理速度が向上する。 - 特許庁

The light including wavelengths λ1-λ4 from an input port 11 and the light including wavelengths λ2', λ4' from an inserting port 12 are demultiplexed by a grating and irradiated to a micro mirror array 25.例文帳に追加

入力ポート１１からの波長λ１〜λ４を含む光、及び挿入ポート１２からの波長λ２’，λ４’を含む光は、グレーティングで分波された後、マイクロミラーアレイ２５に照射される。 - 特許庁

The authentication device computes the user's true password from the data array and personal identification code, and compares the true password and the input password to authenticate the password.例文帳に追加

認証装置において、データ配列と暗証コードから利用者の真正パスワードを演算し、真正パスワードと入力されたパスワードを比較することにより、パスワードの認証が行われる。 - 特許庁

Coordinates of a multilevel pixel within an image is used to specify an input from the selected bit mask array and to then set a corresponding pixel value in a halftone image 310.例文帳に追加

画像内のマルチレベル画素の座標は、選択されたビットマスクアレイの中から入力を特定し、次に、ハーフトーン画像３１０における対応する画素値を設定するため用いられる。 - 特許庁

Then, the input alphabets are sorted, and the sorted data are converted into data for output of a textbox 2, and substituted for the array for output, and finally output to a right side textbox.例文帳に追加

そして、入力したアルファベットをソートし、ソートしたデータをtextbox2の出力用のデータに変換、出力用の配列に代入していき、最後に右側のテキストボックスに出力する。 - 特許庁

When display-displaying the candidate characters are displayed in a list, the array of the specific characters and normal characters is created from the input character string, and its matching rate with the complementary information is calculated, and the specific characters are displayed in the order of high matching rate.例文帳に追加

候補文字をリスト表示する場合、入力文字列から特定文字、通常文字の配列を作成し、補完情報との一致率を算出し、高い順に表示する。 - 特許庁

In this case, the number of pixels of an input signal is prescribed, the number of pixels is between 352 and 176 pixels in a CIF (common intermediate format) standard and between 640 and 320 pixels in a VGA (video graphics array) standard.例文帳に追加

ここで、入力信号の画素数は予め規定されており、ＣＩＦ規格なら３５２画素から１７６画素になり、ＶＧＡ規格なら６４０画素から３２０画素になる。 - 特許庁

In this semiconductor memory device, a load voltage correction circuit 12 corrects load voltage input from a load voltage signal line 13 in accordance with output of a dummy cell array 11 in which rewriting operation of the almost same number of times of rewriting as the number of times of rewriting of a memory cell array 16m are performed.例文帳に追加

この半導体記憶装置によれば、負荷電圧補正回路１２は、メモリセルアレイ１６ｍの書換え回数と略同じ回数の書換え動作が行われているダミーセルアレイ１１の出力に応じて、負荷電圧信号線１３から入力される負荷電圧を補正する。 - 特許庁

A prescribed nominal reactance value and first/second deviation reactance values defined by the variations from the nominal reactance value are set to each of variable reactance elements 12-m connected to a passive element Am of an array antenna device 100, and a plurality of input impedance values of the array antenna device 100 are measured.例文帳に追加

アレーアンテナ装置１００の無給電素子Ａｍに接続された各可変リアクタンス素子１２−ｍに所定の基準リアクタンス値と、基準リアクタンス値からの変動値で示された第１と第２の偏移リアクタンス値とを設定し、アレーアンテナ装置１００の複数の入力インピーダンス値を測定する。 - 特許庁

When matching is determined by the repair determination circuit RJ0, the access control circuit AC selects any of the memory array ARY0 or ARY1 in accordance with an external signal CX13T<1:0> which is input to the access control circuit AC, and selects the spare area 110 included in the selected memory array ARY for access.例文帳に追加

アクセス制御回路ＡＣは、救済判定回路ＲＪ０により一致判定がなされたときには、CX13T<1:0>にしたがってメモリアレイＡＲＹ０、ＡＲＹ１のいずれかを選択し、選択した側のメモリアレイＡＲＹに含まれる予備領域１１０をアクセス先として選択する。 - 特許庁

This optical device is provided with an optical array waveguide router(AWR) 100 receiving input wavelength dividing multiplex(WDM) signals having M pieces (M>1) of wavelength channel and a one-dimensional array 102 of N outputs (1<N<M) outputting the WDM signals from the AWR 100.例文帳に追加

光装置は、Ｍ個（Ｍ＞１）の波長チャネルを有する入力波長分割多重（ＷＤＭ）信号を受信する光アレイ導波路ルータ（ＡＷＲ）１００と、ＡＷＲ１００からのＷＤＭ信号を出力するＮ出力（１＜Ｎ＜Ｍ）の１次元アレイ１０２とを有する。 - 特許庁

The control section stores addresses wherein the input image data are stored to an array A, and an image processing section rearranges addresses stored in the first half or the latter half of the array A such that the page numbers are in the descending order on the basis of the instruction data as above.例文帳に追加

制御部は入力画像データが格納されたアドレスを配列Aに格納し、画像処理部は、前述の指示データが示す指示データに基づいて、前述の配列Aの前半または後半部分に格納されているアドレスをページ番号が降順となるよう並べ替える。 - 特許庁

An electrode array 13 arranged with plural electrodes 12 is arranged in the lengthwise direction of a finger so as to cover a first joint and a second joint of the finger 11, and an input electrode 14 is arranged at a prescribed interval on the outside of one end side electrode of the electrode array 13.例文帳に追加

指１１の第１関節及び第２関節をカバーするように指の長手方向に沿って複数の電極１２を配列した電極アレイ１３を設け、この電極アレイの一端側電極の外側に所定の間隔を開けて入力電極１４を配置する。 - 特許庁

Further, the pump source 1 has a cylindrical lens 7 and another lens 8 suitable to input-coupling at least two pump beams 2 separated spatially from each other to the crystal array body 14 and the crystal array body 14 has a sawing groove 9 extending in parallel to the pump beam.例文帳に追加

さらにポンプ源１は、空間的に互いに分離された少なくとも２つのポンプビーム２を結晶配列体１４へ入力結合するのに適した円柱レンズ７と別のレンズ８を有しており、結晶配列体１４にはポンプビームに平行に延在した鋸挽き溝９を有している。 - 特許庁

Each of the first and second antenna systems includes an array antenna means including a plurality of antenna elements, an analog/digital conversion means defining an analog reception signal after weighting combination as an input signal, and an adaptive array antenna control device for adaptively controlling a weight coefficient for the plurality of antenna elements.例文帳に追加

第１及び第２のアンテナシステムの各々は、複数のアンテナ素子を有するアレーアンテナ手段と、重み付け合成後のアナログ受信信号を入力信号とするアナログ・ディジタル変換手段と、複数のアンテナ素子に対する重み係数を適応制御する適応アレーアンテナ制御装置を有する。 - 特許庁

A second array waveguide diffractive grating is composed of a second input waveguide 107 having M waveguides, a third slab waveguide 108, a second array waveguide 109 having a prescribed optical path difference, a fourth slab waveguide 110, and a second output waveguide 111 having N waveguides.例文帳に追加

第２アレイ導波路回折格子は、Ｍ本の導波路を有する第２入力導波路１０７と、第３スラブ導波路１０８と、所定の光路差を有する第２アレイ導波路１０９と、第４スラブ導波路１１０と、Ｎ本の導波路を有する第２出力導波路１１１とからなる。 - 特許庁

A first array waveguide diffractive grating is composed of a first input waveguide 101 having N waveguides, a first slab waveguide 102, a first array waveguide 103 having a prescribed optical path difference, a second slab waveguide 104, and a first output waveguide 105 having M waveguides.例文帳に追加

第１アレイ導波路回折格子は、Ｎ本の導波路を有する第１入力導波路１０１と、第１スラブ導波路１０２と、所定の光路差を有する第１アレイ導波路１０３と、第２スラブ導波路１０４と、Ｍ本の導波路を有する第１出力導波路１０５とからなる。 - 特許庁

A beam is emitted its central axis 47 slanted by 22.3 degrees with respect to the perpendicular line 46 of the end face of an SOA array 37 from the waveguides 36 in the respective SOA on the output side of the SOA array 37 provided with 8-channel SOA waveguide 36 (the same as the input side).例文帳に追加

８チャネルのＳＯＡ内導波路３６を有するＳＯＡアレイ３７の出力側において（入力側も同様）各ＳＯＡ内導波路３６からのビームは中心軸４７がＳＯＡアレイ３７の端面の垂線４６に対して２２．３度斜めになって出射される。 - 特許庁

An input circuit 240 for inputting a signal thereto, a memory array 260 for holding data, and a peripheral circuit 250 for controlling this memory array are driven by the internal power from internal power source circuits 220, 270, and an output circuit for outputting a signal is driven by an external power source 210.例文帳に追加

信号が入力される入力回路２４０、データを保持するメモリアレイ２６０、このメモリアレイを制御する周辺回路２５０は内部電源回路２２０、２７０からの内部電源によって駆動し、信号を出力する出力回路は外部電源２１０によって駆動する。 - 特許庁

The system on panel comprises a pixel array, a driver electrically connected to the pixel array, a timing controller for outputting a first set of timing signals to the driver, and a first synchronization unit which is provided, in proximity to the input end of the timing controller and makes the first set of timing signals synchronized.例文帳に追加

画素アレイと、該画素アレイに電気的に接続するドライバと、第一タイミング信号セットを該ドライバに出力するタイミングコントローラと、該コントローラの入力端に近接する位置に設けられ、該第一タイミング信号セットを同期させる第一同期ユニットとを含み構成する。 - 特許庁

An input circuit 240 in which a signal is inputted, a memory array 260 which holds data and a peripheral circuit 250 which controls the memory array are driven by internal power sources from internal power source circuits 220, 270 and an output circuit which outputs the signal is driven by an external power source 210.例文帳に追加

信号が入力される入力回路２４０、データを保持するメモリアレイ２６０、このメモリアレイを制御する周辺回路２５０は内部電源回路２２０、２７０からの内部電源によって駆動し、信号を出力する出力回路は外部電源２１０によって駆動する。 - 特許庁

This device includes: a memory cell array; a plurality of data input/output terminals; a plurality of signal paths for writing data supplied to the data input/output terminals to the memory cell array in parallel; a plurality of latch circuits for temporarily holding the data on the signal paths respectively; and a selector for selectively supplying the data to the latch circuits from a test data terminal during a test operation.例文帳に追加

メモリセルアレイと、複数のデータ入出力端子と、データ入出力端子に供給されたデータをメモリセルアレイに対して並列に書き込むための複数の信号経路と、複数の信号経路上のデータをそれぞれ一時的に保持するラッチ回路と、テスト動作時においてテストデータ端子からラッチ回路へデータを選択的に供給するセレクタとを備える。 - 特許庁

The exit side of at least 1 or more pieces of the light input waveguides 12 is provided with linear waveguides 1 of the width narrower than the width of the light input waveguides 12, and the exit side thereof is provided with trapezoidal waveguides 5 of the width expanding toward the array waveguide 14 side.例文帳に追加

少なくとも１本以上の光入力導波路１２の出射側に、光入力導波路１２より狭幅の直線導波路１を設け、その出射側に、アレイ導波路１４側に向かうにつれて拡幅する台形状導波路５を設ける。 - 特許庁

An input control part 30 restricts the number of data input from the storage part to a first computing unit group, which constitutes a computing unit array of m rows and n columns where m and n are integers satisfying expressions 2≤m≤x and 2≤n≤y, to a first setting number.例文帳に追加

入力制御部３０は、記憶部から、演算器アレイを構成するｍ（ｍは整数であり、２≦ｍ≦ｘ）段×ｎ（ｎは整数であり、２≦ｎ≦ｙ）列の第１演算器群に対して入力されるデータの数を所定の第１設定数に制限する。 - 特許庁

Moreover, the array is connected to (a) N lines of optical fibers for receiving N pieces of input optical signals (that is, input optical channel), and (b) M lines of optical fibers providing M pieces of output optical paths (that is, output optical channels) and (c) a control element.例文帳に追加

アレイは、（ａ）Ｎ個の入力光信号を受信するためのＮ個の光ファイバ（即ち、入力光チャネル）、および（ｂ）Ｍ個の出力光信号パスを提供するＭ個の光ファイバ（即ち、出力光チャネル）、および（ｃ）制御エレメントに結合されている。 - 特許庁

A waveguide pattern is formed on a substrate 1 by connecting plural optical input waveguides 2, an input side slab waveguide 3, plural array waveguides 4 having mutually different lengths, an output side slab waveguide 5 and plural optical output waveguides 6, successively.例文帳に追加

基板１上に、複数の光入力導波路２と、入力側スラブ導波路３と、互いに異なる長さの複数のアレイ導波路４と、出力側スラブ導波路５と、複数の光出力導波路６とを順に接続して導波路パターンを形成する。 - 特許庁

Wavelength multiplex signal light in which signal light having a plurality of wavelengths is multiplexed is input from a first port of an optical circulator 1 through an optical fiber and is output from a second port, and is input into an array waveguide diffraction grating 2 having only one slab waveguide.例文帳に追加

複数波長の信号光が多重された波長多重信号光は、光ファイバを通じて、光サーキュレータ１の第１のポートから入力されて２のポートから出力され、スラブ導波路を１つだけ有するアレイ導波路回折格子２へ入力される。 - 特許庁

A switch means for controlling the connection of a pair of bit lines and an input/output control circuit is provided at also an input/output control circuit CKT33 connected to only one group of pair of bit lines provided between a Y decoder YD and a memory array MA3.例文帳に追加

ＹデコーダＹＤとメモリアレイＭＡ３間に設けられた一組のビット線対のみに接続されている入出力制御回路ＣＫＴ３３にも、前記ビット線対と前記入出力制御回路との接続を制御するためのスイッチ手段を設ける。 - 特許庁

In a method for correcting an input digital image having (x, y) array of image pixels to produce a depleted digital image for which the total amount of colorant is limited, each of pixel images has an input code value in each of 4 or more color-channels.例文帳に追加

着色剤の総量限界を受ける空乏のデジタル画像を生成するために、画像ピクセルの（ｘ、ｙ）アレイを有する入力デジタル画像を修正するための方法であって、各ピクセル画像は４つ以上の色チャンネルの各々における入力コード値を有する。 - 特許庁

The semiconductor memory device comprises: a memory cell array; a writing data buffer to which writing data is input by a prescribed unit; a program cell counter which counts the number of pieces of data to be programmed to the memory cell array among the writing data; and a program voltage generation circuit which differentiates the program voltage to be applied to the memory cell array depending on the number of pieces of data to be programmed.例文帳に追加

本発明に係る半導体メモリ装置は、メモリセルアレイと、書き込みデータが所定単位で入力される書き込みデータバッファと、前記書き込みデータのうちの前記メモリセルアレイにプログラムされるデータの数を数えるプログラムセルカウンタと、前記プログラムされるデータの数によって、前記メモリセルアレイに印加するプログラム電圧を異にするプログラム電圧発生回路とを含む。 - 特許庁

A device includes a microphone array section consisting of pluralities of microphones and amplifiers disposed in a space, a data conversion section converting a multi-channel analog electric signal input from the microphone array section into a digital signal, a signal processing section controlling a delay time per channel tuning with a target direction, and a power section moving the microphones and/or the microphone array section.例文帳に追加

本発明は、空間内に配置された複数のマイクロホンと増幅器からなるマイクロホンアレイ部と、マイクロホンアレイ部から入力されるマルチチャネルのアナログ電気信号をデジタル信号に変換するデータ変換部と、目的とする方向に合わせてチャネルごとの遅延時間を制御する信号処理部と、マイクロホン乃至はマイクロホンアレイ部を移動させるための動力部を備える。 - 特許庁

In the method for correcting an input digital image, each pixel has an input code value for one or more color channel wherein the input code value keeps a nonlinear relation with the quantity of coloring agent and each pixel comprises an (x, y) pixel array having an output code value conforming to regulation of total quantity of coloring agent for output digital image formation.例文帳に追加

各ピクセルが、１つ以上の色チャネルに対する入力コード値を有し、前記入力コード値は、着色剤量と非線形の関係を保っていて、各ピクセルが、出力デジタル画像形成のための着色剤総量制限に従う出力コード値を持つ、（ｘ，ｙ）ピクセル・アレイからなる、入力デジタル画像を修正する方法。 - 特許庁

When an input voltage decision circuit 24 decides that an input voltage exceeds a prescribed voltage, a control circuit 25 of a positive polarity power source selection circuit 22 turns on a first switch SW1 and turns off a second and third switches SW2 and SW3 to supply the input voltage through the first switch SW1 to the memory cell array 21.例文帳に追加

正極性電源選択回路２２の制御回路２５は、入力電圧判定回路２４が入力電圧が所定電圧を越えたと判定すると、第１のスイッチＳＷ１をオンして第２,第３のスイッチＳＷ２,ＳＷ３をオフすることにより、上記入力電圧を第１のスイッチＳＷ１を介してメモリセルアレイ２１に供給する。 - 特許庁

One input terminal of switches CSW0-CSW254 connected with the capacitors C0-C255 of the capacitor array type D/A converter of a main DAC is connected with the first external terminal T1 of an IC.例文帳に追加

主ＤＡＣの容量アレー型Ｄ／Ａ変換器の容量Ｃ０…Ｃ２５５に接続されたスイッチＣＳＷ０…ＣＳＷ２５４の一方の入力端子は、ＩＣの第１外部端子Ｔ１に接続される。 - 特許庁

According to the present invention, an optical structure for light irradiation and detection is improved as compared to the conventional art, optical input control and production are facilitated, and arrangement in an array form is facilitated.例文帳に追加

本発明によれば、光照射及び検出のための光学的構造が従来より改善され、光入力制御及び製作が容易であり、アレイ形態で配列することが容易である。 - 特許庁

To configure a display array device equipped with input/output performance and fault tolerance equivalent to RAID01 and RAID10, by using storage devices whose number is equivalent to that of RAID0 or RAID1.例文帳に追加

ＲＡＩＤ０またはＲＡＩＤ１と同等の数の記憶装置を用いて、ＲＡＩＤ０１やＲＡＩＤ１０と同等の入出力性能および耐障害性を備えたディスクアレイ装置を構成する。 - 特許庁

(n) bits parallel data is delivered and received between the data buffer and the normal data section of the cell array, and (m) bits parallel data (m<n) is delivered and received between the data buffer and an external input/output terminal.例文帳に追加

データバッファとセルアレイのノーマルデータ部との間はｎビット並列データの授受が行われ、データバッファと外部入出力端子の間はｍビット並列データ（但し、ｍ＜ｎ）の授受が行われる。 - 特許庁

The camera controller 10 controls a camera 20 in a way that when an abnormal sound is detected from an input sound coming from a microphone array 30, the camera controller 10 estimates a position of the abnormal sound source and directs the camera 20 in the estimated direction.例文帳に追加

カメラ制御装置１０は、マイクロフォンアレイ３０からの入力音に異常音が検出されたとき、その音源位置を推定してカメラ２０がその推定方向に向くように制御する。 - 特許庁

Selection of connecting the optical signals for respective wavelengths that are inputted from individual input ports group to the output port 1 or the output port 2 can be selected by the optical switch array 433.例文帳に追加

個別入力ポート群から入力された各波長の光信号は、光スイッチアレイ４３３によって、出力ポート１へ接続するか、あるいは出力ポート２へ接続するかを選択することができる。 - 特許庁

This recognition system is provided with at least two field- programmable logic array devices, preprocesses data from various different medium inputs and provides a feature extraction vector to a common vector input port.例文帳に追加

認識システムは、少なくとも２つのフィールドプログラマブルロジックアレイデバイスを含み、異なる別個のメディア入力からのデータを前処理し、特徴抽出ベクトルを共通のベクトル入力ポートへ提供する。 - 特許庁