「input array」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

Therefore, two waveguide type optical multiplexing/demultiplexing circuits A and B have a configuration provided with two input parts, two array parts, and two output parts, and these parts are combined to realize 2×2×2=8 kinds of optical circuit configurations.例文帳に追加

これにより、２つの導波路型光合分波回路Ａ、Ｂは、２つの入力部、２つのアレイ部、２つの出力部を備えた構成となり、これらの各部における組み合わせにより、２Ｘ２Ｘ２＝８通りの光回路構成が可能となる導波路型光合分波器１である。 - 特許庁

The method for establishing a reference in an optical touch input system includes steps of: turning on a light emission section of the infrared sensor module; sensing light quantity by a sensor array of the infrared sensor module; analyzing the sensed light quantity by a touch control unit to search an impulse (light quantity peak); and setting a pixel (address or sensor) of the sensor array at which the impulse is generated as a reference point.例文帳に追加

本発明の光学式タッチ入力装置のレファレンス設定方法は、赤外線センサモジュールの発光部をオン（on）させる段階と；前記赤外線センサモジュールのセンサアレイが光量をセンシングする段階と；前記センシングされた光量をタッチ制御部で分析し、インパルス（光量ピーク）を探す段階と；及び、前記インパルスが発生されたセンサアレイのピクセル（番地又はセンサ）をレファレンスポイントとして設定する段階と；を含むことを特徴とする。 - 特許庁

In a radiographic device having a radiograph detector 2 constituted by arranging a scintillator 21, a lens unit array 22 and an area sensor 24 corresponding to respective lens units 23 of the lens unit array 22 in this order, the device has a calibration practicing means for obtaining correcting image data by automatically performing calibration after a specific time from power source input and a storage means for storing the correcting image data obtained by the calibration.例文帳に追加

シンチレータ２１、レンズユニットアレイ２２、そしてそのレンズユニットアレイ２２の各々のレンズユニット２３に対応するエリアセンサ２４をこの順に配置して構成される放射線画像検出器２を備えた放射線画像撮像装置において、電源入力から一定時間後に自動的にキャリブレーションを行い補正用の画像データを得るキャリブレーション実行手段と、キャリブレーションにより得られる補正用の画像データを記憶する記憶手段とを有する。 - 特許庁

This linearly scanning type confocal surface form measuring instrument realizes the high-speed surface form measurement by completing the measurement of the surface form of a confocal opening array 3 having a plurality of periodically arranged openings by one time of scanning by linearly scanning the array 3 at a uniform speed and completing several times of focal point movement and the input of confocal images at the moved focal-point positions before terminating the scanning.例文帳に追加

リニアスキャン型共焦点表面形状計測装置において、周期性を持って配列された複数の開口を有する共焦点開口アレイ３を、リニアに等速走査し、終端までに複数回の焦点移動および焦点移動した位置での共焦点画像入力を終了させて、共焦点開口アレイ３における一回の走査で、一回の表面形状計測を終了させるようにして、高速な表面形状計測を実現する。 - 特許庁

The lead terminal 14 (14b) at an array position not facing the transmission signal input lead terminal 14a among a plurality of the lead terminals 14 provided on the side wall 15b functions as a reception signal output lead terminal for outputting the electric signals outputted from the light receiving element 3 to the outside.例文帳に追加

側壁１５ｂに設けられている複数のリード端子１４のうち、上記送信信号入力リード端子１４ａに対向しない配列位置のリード端子１４（１４ｂ）は、受光素子３から出力された電気信号を外部に出力する受信信号出力用リード端子として機能する。 - 特許庁

A directional speaker system of the present invention comprises: a speaker array 20 constituted of a plurality of speaker units arrayed in a linear or planar shape; a signal adjusting means 300 for adjusting input signals to the plurality of speaker units; and a control means 50 for controlling the signal adjusting means 300.例文帳に追加

この発明の指向性スピーカシステムは、線状または面状に配列された複数個のスピーカユニットからなるスピーカアレイ２０と、前記複数個のスピーカユニットへの入力信号を調整する信号調整手段３００と、前記信号調整手段３００を制御する制御手段５０とを備える。 - 特許庁

The device has a memory cell array 1 including at least one memory cell, an address memory part 8 including address information, an address discriminating circuit 9 discriminating coincidence of an input address and address information in the address memory part and outputting the result, and a writing or erasing voltage generating circuit 4 for the memory cell.例文帳に追加

少なくとも１つのメモリセルを含むメモリセルアレイ１と、アドレス情報を含むアドレス記憶部８と、入力アドレスと前記アドレス記憶部内のアドレス情報との一致を判定しその結果を出力するアドレス判定回路９と、前記メモリセルへの書込み又は消去電圧発生回路４とを有する。 - 特許庁

In a document storage device 1, an index reference part 2 gives an internal identifier, based on the degree of importance of each document, for a document identifier of the document in an input document group, and stores identifiers of respective documents in a database 7 in accordance with an array based on values of the given internal identifier.例文帳に追加

文書格納装置１においてインデックス参照部２は入力された文書群の各文書の文書識別子に対して当該各文書の重要度に基づく内部識別子を付与しこの付与された内部識別子の値に基づく配列で前記各文書の識別子をデータベース７に格納させる。 - 特許庁

To provide a semiconductor device, wherein a plurality of input signals are inputted to a memory cell array through contending circuits, and memory macros can be automatically designed, without changing data setup time or data hold time, while different basic cells are not prepared with respect to a plurality of memory macros of different storage capacities.例文帳に追加

複数の入力信号が、競合回路を経由してメモリセルアレイに入力される半導体装置において、記憶容量の異なる複数のメモリマクロに対してそれぞれ異なる基本セルを用意することなく、データ・セットアップタイム、データ・ホールドタイムを変えずに、メモリマクロを自動設計できる半導体装置を提供する。 - 特許庁

The speaker array device 1 emits sound that expresses object movement or the like as a sound beam on the basis of a sound signal input from a signal inputting part 51 and focal position information being control information, and further changes the focal position and the sound emitting direction of the sound beam to move the sound beam.例文帳に追加

スピーカアレイ装置１は、信号入力部５１から入力された音声信号と制御情報である焦点位置情報とに基づいて、物体の移動などを表現する音声を音声ビームとして放音し、さらに、その音声ビームの焦点位置や放音方向を変化させて、音声ビームを移動させる。 - 特許庁

According to trigger input of sounding indication trigger means 10 and/or operations of inter-fret operators (pitch specifying means) 20, the LEDs of the inter-fret operators 20 are controlled into a sequential light emission state along the array direction, so that light emission positions of the inter-fret operators 20 move with time.例文帳に追加

発音指示トリガ手段１０のトリガ入力及び／又はフレット間操作子（音高指定手段）２０の操作に応じて、フレット間操作子２０の前記ＬＥＤが、配列方向に沿って順次発光状態になるよう発光制御されることで、フレット間操作子２０の発光位置が時間経過に従って移動する。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range.例文帳に追加

電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。 - 特許庁

To enable a RAID configuration even when the capacity of a disk to be replaced is smaller than that of a normal disk in a disk array control device using RAID by dispensing with an input device and a user's operation for disk replacement and detecting a replaced disk so as to be startable with a normal disk.例文帳に追加

ＲＡＩＤを用いたディスクアレイ制御装置において、ディスク交換時に入力デバイスおよびユーザの操作を不要とし、交換されたディスクを検出して正常なディスクで起動できるようにし、交換されるディスクの容量が正常なディスクより小さいときでもＲＡＩＤ構築できるようにする。 - 特許庁

The followings are formed on a substrate 1, i.e., optical input waveguides 2, a first slab waveguide 3, array waveguides 4 in which a plurality of channel waveguides 4a having mutually different lengths that are beforehand set is arranged in parallel, a second slab waveguide 5 and a waveguide forming section 10 in which optical output waveguides 6 are successively connected in parallel.例文帳に追加

光入力導波路２と、第１のスラブ導波路３と、互いの長さが設定量異なる複数のチャンネル導波路４ａを並設してなるアレイ導波路４と、第２のスラブ導波路５と、複数の並設した光出力導波路６とを順に接続してなる導波路形成部１０を基板１上に形成する。 - 特許庁

The inspection probe 200 includes a substrate 210, and a wiring portion 300 which is extended on the substrate 210 corresponding to the inspection terminal array layer 26 in the direction orthogonal to the lead-out direction of the data lines 22 and comes into contact with the signal input terminals when pressed from above the data lines 22 in a state orthogonal to the data lines 22.例文帳に追加

検査プローブ２００は、基板２１０と、基板２１０上においてデータ線２２の引き出し方向に直交する方向で検査用端子配列層２６に対応して延設されデータ線２２と直交する状態でデータ線２２の上から圧接された際に信号入力端子に接触する配線部３００を備える。 - 特許庁

The sub-beams are combined to make them into output beams by positioning the micromirrors in each subarray, so as to separate the plurality of components of the optical input signal, to turn each component to the subarrays of the micromirror array, and to turn incident light to the output waveguide in the first position and so as not to do so in the second position.例文帳に追加

光入力信号の複数の成分を分離し、各成分をマイクロミラー・アレイのサブアレイに向け、第１の位置で入射光を出力導波管に向け、かつ第２の位置ではそうしないように、各サブアレイにおけるマイクロミラーを位置決めし、そしてサブビームを結合して光の出力ビームとする。 - 特許庁

In a 2nd step 12, four bits as an element of the 16×16 matrix table specified with a row number which is odd-numbered four bits counted from the most significant digit bit of the 8-bit input bit array and a column number which is even-numbered four bits counted from the most significant digit bit are outputted.例文帳に追加

第２ステップ１２においては、８ビットの入力ビット列の最上位ビットから数えて奇数番目の４ビットを行番号、最上位ビットから数えて偶数番目の４ビットを列番号として、これら行番号と列番号で指定される１６×１６行列テーブルの要素である４ビットを出力する。 - 特許庁

This image input device which is shown in Figure 1 irradiates a linear beam from an illumination unit 6 toward the mail 2 that is moving in the fixed direction by a transfer conveyer 1, detects imaging distance to the mail article 2 prior to imaging, a camera unit 5 having a linear array CCD as a photoelectric conversion element performs autofocus according to the distance.例文帳に追加

図１の画像入力装置は、搬送コンベア１により一定方向に移動する郵便物２に向けて照明ユニット６から線状光を照射し、郵便物２までの撮像距離を撮像前に検知し、リニアアレイＣＣＤを光電変換素子とするカメラユニット５がその距離に応じてオートフォーカスを行う。 - 特許庁

A system-on-chip integrated circuit 10 includes a configurable logic array 15, a processor 11, and memories 13, 14 suitable for storing instructions for a mission function and instructions for a configuration loading function to be used for loading configuration data onto the integrated circuit from an external source via an input port in the integrated circuit.例文帳に追加

システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁

A controller 100 repeatedly calculates the reactance value of the variable reactance element 23 by using the dynamic equation of a higher order algorithm based on an azimuth angle representing the arrival direction of a desired input radio signal, whose calculation is carried out to minimize an evaluation function based on an array antenna gain which is a function of both the reactance value and the azimuth angle.例文帳に追加

コントローラ１００は、入力される、所望無線信号の到来する方向を示す方位角に基づいて、高次元アルゴリズムの運動方程式を用いて、可変リアクタンス素子２３のリアクタンス値を、それと方位角との関数でありアレーアンテナの利得に基づく評価関数が最小となるように繰り返し演算する。 - 特許庁

Five stages of distributors 11 having a 2-distribution function are repeated for the antenna configuration to provide a feeding circuit configuration of the parallel feeding system capable of distributing and supplying the high frequency current to the antenna elements of 2^5 sets thereby realizing the planer array antenna with a broadband input impedance characteristic.例文帳に追加

このアンテナ構成に２分配機能を有する分配器１１を５段繰り返し、２の５乗個のアンテナ素子３に高周波電流を分配、供給することのできる並列給電方式の給電回路構成を備えることによって、広帯域な入力インピーダンス特性を有する平面アレイアンテナを実現することができる。 - 特許庁

A microcomputer 6 calculates a distance between a focus of a beam and each of speaker units 5 configuring the array speaker to obtain a delay time corresponding to the distance, and sets a tap to extract a signal from a delay memory 2 for delaying an input acoustic signal and a coefficient used for interpolation in an interpolation processing means 3 to each speaker unit.例文帳に追加

マイクロコンピュータ６は、アレースピーカーを構成する各スピーカーユニット５とビームの焦点との距離を算出して、それに対応する遅延時間を求め、入力音響信号を遅延する遅延メモリ２から信号を取り出すためのタップと補間処理手段３において補間に用いる係数を各スピーカーユニットごとに設定する。 - 特許庁

A system on-chip integrated circuit 10 includes a logic array 15 that can be set, a processor 11, and memories 13, 14 adapted to store instructions for a mission function and instructions for a configuration load function used to load setting data to the integrated circuit via an input port on the integrated circuit from an external source.例文帳に追加

システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁

A storage section of even data in which data of a bit read out first are included such as the memory cell array SAe and the like is arranged to a side closing to an input/output pad PA, at the time of read-out, the first read-out data are transmitted always to the multiplexer MUX through a shorter wiring from a parallel-serial conversion circuit.例文帳に追加

メモリセルアレイＳＡｅ等、一番最初に読み出すビットのデータが含まれるｅｖｅｎデータの記憶部を入出力パッドＰＡに近い側に配置し、読出時には一番最初の読出データを常にパラレル−シリアル変換回路からの配線が短い方を介してマルチプレクサＭＵＸへ伝達する。 - 特許庁

A pixel value predicting unit 11 calculates the sum of absolute values of the difference between the pixel values for each of three pixel pairs arranged in four directions that are the horizontal direction, the vertical direction, the left oblique direction, and the right oblique direction among eleven pixels which are located around the pixel to be coded and have been coded in an input Bayer array signal.例文帳に追加

画素値予測部１１は、入力ベイヤ配列信号のうち、符号化対象の画素の周辺に位置する、既に符号化済みの１１個の画素のうち、水平方向、垂直方向、左斜め方向、右斜め方向の４つ方向に配置されている３つの画素ペアのそれぞれについて画素値差の絶対値和を求める。 - 特許庁

In the TFT array substrate of a liquid crystal device, occurrence of the invisible defect caused by the electrostatic discharge damage to the dummy pixel region 2 is avoided by arranging an input voltage restricting means 100, such as a resistor 110, a capacitor 120, on the dummy pixel 14 portion formed on the periphery of the effective display region 1.例文帳に追加

液晶装置のＴＦＴアレイ基板において、有効表示領域１周辺に形成されたダミー画素１４部に抵抗体１１０および容量１２０などの入力電圧制限手段１００を設けることにより、ダミー画素領域２の静電破壊による視覚されない不良の発生を回避する。 - 特許庁

The regulator circuit 106 automatically regulates a bias voltage of each of the plurality of differential amplifier circuits A1 to An+1 in a differential amplifier circuit array 102 to make the output dynamic range for the differential amplifier circuits match the input dynamic range for the plurality of voltage comparator circuits Cr1 to Crn+1.例文帳に追加

調整回路１０６は、差動増幅回路列１０２の複数個の差動増幅回路Ａ１〜Ａｎ＋１のバイアス電圧を自動調整して、これら差動増幅回路の出力ダイナミックレンジを電圧比較回路列１０３の複数個の電圧比較回路Ｃｒ１〜Ｃｒｎ＋１の入力ダイナミックレンジに一致させる。 - 特許庁

In an optical device 111, an optical waveguide 112 for input which is connected to the incident plane of a slab waveguide 114 and an optical waveguide 113 which is connected to the light-emitting surface of a slab waveguide 115 and an array waveguide 116 whose one end is connected to the light-emitting surface and other end is connected to the incident plane are formed on a substrate.例文帳に追加

光デバイス１１１は、スラブ導波路１１４の入射面に接続された入力用光導波路１１２と、スラブ導波路１１５の出射面に接続された光導波路１１３と、一端を出射面に接続され、他端を入射面に接続されたアレイ導波路１１６とを基板上に形成される。 - 特許庁

This memory device 86 is provided with a plurality of banks to be selected by a bank address, which are respectively equipped with a memory cell array including a plurality of page areas to be selected from a low address; a low control part for controlling the activation of page areas in the banks in response to a first operation code; and a data input/output terminal group.例文帳に追加

メモリ装置は，ロウアドレスにより選択される複数のページ領域を含むメモリセルアレイをそれぞれ有し，バンクアドレスにより選択される複数のバンクと，第１の動作コードに応答して，前記バンク内のページ領域の活性化を制御するロウ制御部と，データ入出力端子群とを有する。 - 特許庁

A high frequency driving signal is altenatively supplied to the respective electrodes of the electrode array from an output electrode drive circuit 15, a signal passing through the inside of the finger is detected by a detecting circuit 16 from the input electrode to obtain a voltage waveform, that is, finger recess/projection information corresponding to a surface recess/projection of the finger.例文帳に追加

そして、出力電極ドライブ回路１５から電極アレイの各電極に高周波の駆動信号を択一的に供給するとともに指の中を通過した信号を入力電極から検出回路１６で検出して検波し、指の表面の凹凸に対応した電圧波形、すなわち、指の凹凸情報を得る。 - 特許庁

To provide an addressing circuit of a semiconductor memory element, and to provide its data addressing method, wherein data can be quickly inputted without address comparison for data addressing or redundancy operation by: sequentially transferring input data, when the data are sequentially input, by utilizing shift registers successively arranged; and transferring the data to the next register by skipping data storage of the shift register corresponding to a memory cell array with a deficiency.例文帳に追加

入力データが順次入力される場合、順次配列されたシフトレジスターを利用して入力データを順次伝送し、欠陷のあるメモリセルアレイに対応するシフトレジスターはデータ格納をスキップして次のレジスター部にデータを伝送することで、データアドレシング動作またはリダンダンシー動作の時アドレス比較動作なしに速やかにデータを入力することができる半導体メモリ素子のアドレシング回路及びこれのデータアドレシング方法を提供する。 - 特許庁

In this reset circuit of a microcomputer incorporated with a first reset circuit 81 for inputting a reset signal to a reset signal input terminal for initializing a CPU 2, the reset input terminal is provided with a switch circuit 84 configured of a field programmable gate array for selectively inputting either a reset signal from an externally installed second reset circuit or a reset signal from the first reset circuit or both of them.例文帳に追加

ＣＰＵ２を初期化するリセット信号入力端子にリセット信号を入力する第一リセット回路８１が内蔵されたマイクロコンピュータのリセット回路であって、前記リセット入力端子に、外部に設けられた第二リセット回路からのリセット信号または前記第一リセット回路からのリセット信号の何れかまたは双方を選択的に入力可能に設定するフィールドプログラマブルゲートアレイで構成されるスイッチ回路８４が設けられている。 - 特許庁

Noise is suppressed by an adaptive beam former 11 and the filter operation processing for outptting the signal from a target sound source, inputted from the input direction perpendicular to a straight line connecting the two microphones, is performed to signals of two channels from a microphone array, consisting of two microphones arranged by differing the directions of the directivity of each.例文帳に追加

それぞれの指向性の向きを異ならせて配置された２つのマイクロホンよりなるマイクロホンアレイからの２チャネルの信号に対して、適応ビームフォーマ１１により雑音を抑圧し、２つのマイクロホンを結ぶ直線に垂直な入力方向より入力される目的音源からの信号を出力するためのフィルタ演算処理を施す。 - 特許庁

A waveguide forming part 10, wherein optical input waveguides 12, a first slab waveguide 13, an array waveguide 14 in which a plurality of channel waveguides 14a having mutually different wavelength setting quantities are juxtaposed, a second slab waveguide 15 and a plurality of juxtaposed optical output waveguides 16 are connected in order, is formed on a substrate 11.例文帳に追加

光入力導波路１２と、第１のスラブ導波路１３と、互いの長さが設定量異なる複数のチャンネル導波路１４ａを並設してなるアレイ導波路１４と、第２のスラブ導波路１５と、複数の並設した光出力導波路１６とを順に接続してなる導波路形成部１０を基板１１上に形成する。 - 特許庁

In the semiconductor memory device which reserves the repair information while avoiding the memory cell of a defective bit and the driving method thereof, the semiconductor memory device comprises a memory array where a partial area is assigned to a repair information area and a data input/output part driven so as to read an information packet to be cooperated by a cooperated bit address of an information packet to be read.例文帳に追加

欠陥ビットのメモリセルを避けてリペアー情報を保存する半導体メモリ装置及びその駆動方法であって、この半導体メモリ装置は、一部領域がリペアー情報領域に割り当てられるメモリアレイと、読み出される情報パケットの連携ビットアドレスによって、連携される情報パケットを読み出すように駆動されるデータ入出力部とを含む。 - 特許庁

Input optical waveguides 11a, 11b, a 1st photo-coupler 12, a pair of optical delay waveguides 13 having respectively different length, a 2nd photo-coupler 14 whose coupling ratio is variable, a 1st slab optical waveguide 15, an array optical waveguide 16, a 2nd slab optical waveguide 17, and an output optical waveguide 19 are successively connected on a substrate 10.例文帳に追加

基板１０上には、入力用光導波路１１ａ，１１ｂと、第１の光カプラ１２と、長さの異なる光遅延導波路対１３と、結合比が可変の第２の光カプラ１４と、第１のスラブ光導波路１５と、アレイ光導波路１６と、第２のスラブ光導波路１７と、出力用光導波路１９とが順次接続されている。 - 特許庁

The index reference part 2 includes: an internal ID giving means 4 for giving internal identifiers based on degrees of importance of respective documents, for identifiers of respective documents in the input document group; and a document storing means 5 for storing identifiers of respective documents in the database 7 in accordance with the array based on value of the given internal identifiers.例文帳に追加

インデックス参照部２は入力された文書群の各文書の識別子に対して当該各文書の重要度に基づく内部識別子を付与する内部ＩＤ付与手段４と前記付与された内部識別子の値に基づく配列で前記各文書の識別子をデータベース７に格納させる文書格納手段５とを備える。 - 特許庁

With an image of array of operations keys being displayed, and if it is determined that half-depression or contact operation has been made with an operation key based on an input signal from the half-depression sensor or the touch sensor, a process is performed which changes display of an image corresponding to the operation key by a control part incorporated in the portable information terminal.例文帳に追加

操作キーの配列のイメージを表示し、半押しセンサまたはタッチセンサからの入力信号から操作キーに対して半押しまたは接触の操作が行われたことが判定された場合、その操作キーに対応するイメージの表示を変化させる処理が、携帯情報端末に内蔵された制御部によって実行される。 - 特許庁

To provide a video signal digital interface capable of generating video signals of a data array which can be transmitted without causing deterioration in the efficiency of image processing including encoding even at image processing for a video signal at each transmission line of a dual link when an input video signal of a progressive method is separated as a lower-speed video signal and transmitted by the dual link.例文帳に追加

プログレッシブ方式の入力映像信号を、デュアルリンクにてより低速の映像信号として分離して伝送する際、デュアルリンクの各伝送路の映像信号の画像処理を行う場合、符号化を含めた画像処理の効率を低下させない伝送を行えるデータ配列の映像信号を生成する映像信号デジタルインターフェースを提供する。 - 特許庁

By employing a prism 13, the beam diameters of signal light beams input from lenses 12a to 12n of a micro lens array 12 are expanded or contracted in a direction 1 perpendicular to the beam axes of the signal light beams, and the beam axes of the signal light reflected on deflection elements are made parallel to the beam axes of optical fibers 11a to 11n.例文帳に追加

プリズム１３を設けることにより、マイクロレンズアレイ１２のレンズ１２ａ〜１２ｎから入力された信号光のビーム径を、この信号光の光軸に直交する１の方向に拡大または縮小させ、かつ、その信号光の偏向素子による反射光の光軸が光ファイバ１１ａ〜１１ｎの光軸と平行にさせることができる。 - 特許庁

An underclad is formed on a silicon substrate 11, on which a plurality of optical input waveguides 12, a first slab waveguide 13, an array waveguide 14 which is composed of a plurality of parallel channel waveguides 14a of which set lengths are different from one another, a second slab waveguide 15 and an optical output waveguide 16 are formed with core, and the core is covered with an overclad.例文帳に追加

シリコンの基板１１上にアンダークラッドを形成し、その上に、複数の光入力導波路１２、第１のスラブ導波路１３、互いに設定量異なる長さの複数並設されたチャネル導波路１４ａから成るアレイ導波路１４、第２のスラブ導波路１５、光出力導波路１６をコアにより形成し、コアの上をオーバークラッドで覆う。 - 特許庁

The optical input waveguide 12, a first slab waveguide 13, an array- waveguide 14 comprising channel waveguides 14a which are different in length and arranged in parallel each other, a second slab waveguide 15, and an optical output waveguides 16, which are arranged in parallel, are connected in order to form a waveguide-forming part 10 on a substrate 11.例文帳に追加

光入力導波路１２と、第１のスラブ導波路１３と、互いに異なる長さの複数の並設したチャネル導波路１４ａからなるアレイ導波路１４と、第２のスラブ導波路１５と、複数の並設した光出力導波路１６とを順に接続してなる導波路形成部１０を基板１１上に形成する。 - 特許庁

Or the thin film transistor liquid crystal display device which uses the reset signal by shifting the phase of the gate driving pulses in the gate line direction according to the clock cycles while at least one or more 1-bit shift registers are integrated uses the reset signal of the shift register positioned at the final stage of the shift register array as an input signal for the driving pulses.例文帳に追加

あるいは、少なくとも１つ以上のシフトレジスタを集積した状態でクロック周期に従ってゲート駆動パルスをゲートライン方向に位相偏移させてリセット信号を使用する薄膜トランジスタ液晶表示装置において、前記シフトレジスタ列の最後の段に位置したシフトレジスタのリセット信号を、駆動パルスの入力信号として使用する - 特許庁

This optical waveguide circuit module 1 has an optical waveguide circuit part 2 having a plurality of waveguides 7a for signal input and waveguides 7b for signal output, and a fiber array 3 which is adhesively fixed to one side face of the optical waveguide circuit part 2 and holds a plurality of optical fibers 14 for signal transmission connected to the waveguides 7a and 7b.例文帳に追加

光導波回路モジュール１は、複数本の信号入力用導波路７ａ及び信号出力用導波路７ｂを有する光導波回路部２と、この光導波回路部２の一側面に接着固定され、導波路７ａ，７ｂと接続される複数本の信号伝送用光ファイバ１４を保持したファイバアレイ３とを有している。 - 特許庁

A system-on-chip integrated circuit 10 includes a configurable logic array 15, a processor 11, and memories 13, 14 suitable for storing instructions for a mission function and instructions for a configuration loading function to be used for loading configuration data to a nonvolatile configuration memory in the integrated circuit from an external source via an input port in the integrated circuit.例文帳に追加

システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上の不揮発性設定メモリへ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁