「input array」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

An input waveguide 11 which a luminous signal is inputted to, a slab waveguide 13 for distributing the luminous signal to an array waveguide 12, the array waveguide 12 equipped with a triangle electrode 14 for injecting current or impressing voltage to change a refractive index, a slab waveguide 16 for coupling light outputted from the array waveguide 12 with an output waveguide 15 and the output waveguide 15 outputting the luminous signal are provided.例文帳に追加

光信号を入力させる入力導波路１１と、アレイ導波路１２に光信号を分配するためのスラブ導波路１３と、屈折率を変化させるために電流注入または電圧印加を行うための三角形状の電極１４を装備されたアレイ導波路１２と、アレイ導波路１２からの出力光を出力導波路１５に結合させるためのスラブ導波路１６と、光信号を出力する出力導波路１５から構成される。 - 特許庁

An input terminal of output limiting voltage VMAX is disposed in the differential amplification circuit 103 for amplifying the output Va_out from a photoelectric conversion element array 101 with reference to a predetermined voltage from a reference voltage output section 102, and the output limiting voltage VMAX is supplied from an output limiting voltage source 104 to the input terminal.例文帳に追加

光電変換素子アレイ１０１からの出力Ｖａ＿ｏｕｔを、基準電圧出力部１０２からの所定電圧を基準として増幅する差動増幅回路１０３に出力制限電圧ＶＭＡＸの入力端子を設けておき、この入力端子に出力制限電圧源１０４から出力制限電圧ＶＭＡＸを供給する。 - 特許庁

The optical wavelength multiplex signal monitoring apparatus with an array waveguide diffraction grating (AWG) includes, between the input waveguide of AWG and the slab waveguide of input side: an optical splitter; two arm waveguides; an optical mode synthesis coupler; a tapered waveguide; and a heater which adjusts the phase difference between two arm waveguides.例文帳に追加

本発明の一実施形態によれば、アレイ導波路回折格子（ＡＷＧ）を備えた光波長多重信号監視装置は、ＡＷＧの入力導波路と入力側のスラブ導波路との間に、光スプリッタと、２つのアーム導波路と、光モード合成カプラと、テーパ導波路と、２つのアーム導波路間の位相差を調整可能としたヒータとを備える。 - 特許庁

The optical functional device includes a first slab waveguide 4 provided with an input waveguide 3 as an input end, a second slab waveguide 6 having an output end, and a channel waveguide array 5 connecting one end to the first slab waveguide 4, connecting the other end to the second slab waveguide 6 and comprising a plurality of channel waveguides different in length.例文帳に追加

入力端としての入力導波路３を備えた第１のスラブ導波路４と、出力端を有する第２のスラブ導波路６と、一端が前記第１のスラブ導波路４と接続され、他端が前記第２のスラブ導波路６と接続される、長さの異なる複数のチャネル導波路からなるチャネル導波路アレイ５とを有するように構成する。 - 特許庁

The liquid crystal display apparatus has a scan line driving circuit 11, a signal line driving circuit 12, and a DC-DC converter 310 structured in a peripheral region of an array substrate 10, wherein a plurality of coupling capacitors C1 to Cn in parallel are fabricated between the input terminal of the DC-DC converter and an external input terminal of a glass substrate.例文帳に追加

アレイ基板１０の周辺領域には、走査線駆動回路１１、信号線駆動回路１２、ＤＣ−ＤＣコンバータ３１０が構築される液晶表示装置において、前記ＤＣ−ＤＣコンバータの入力端、前記ガラス基板の外の入力端子との間には、並列に複数の結合コンデンサＣ１−Ｃｎを形成するものである。 - 特許庁

The information input device comprises a body part 101 having an array of operation elements 11 operable for information input, and a support part 102 mounted with the body part 101 to support the body part 101 for sliding motion in a depth direction and to tilt the body part 101 as lifting the back of the body part when the body part 101 is slid in the depth direction.例文帳に追加

情報入力操作用の操作子１１が配置された本体部１０１と、本体部１０１が載置されてその本体部１０１を奥行き方向にスライド自在に支持し、本体部１０１を奥行き方向にスライドさせたときに、本体部１０１を、本体部奥側が持ち上がるように傾動させる支持部１０２とを備えた。 - 特許庁

A firmware selecting part 107 compares pieces of information of firmware management information storage part 106 in a disk array control part 102 with firmware management information storage parts 111a, 111b of input/output devices 109a, 119b, selects a functional firmware operated in the past and executes the functional firmware selected by a firmware executing part 108 when the disk array device 101 is started.例文帳に追加

ディスクアレイ装置１０１の起動時、ファームウェア選択部１０７が、ディスクアレイ制御部１０２内のファームウェア管理情報記憶部１０６及び入出力装置１０９ａ，１０９ｂのファームウェア管理情報記憶部１１１ａ、１１１ｂの情報を比較し、以前動作していた機能ファームウェアを選択し、ファームウェア実行部１０８で選択された機能ファームウェアを実行する。 - 特許庁

An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70.例文帳に追加

同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。 - 特許庁

The local reproducing method calculates a filter coefficient for generating an evanescent wave by using a wave number k_x in an x direction and a wave number k_y in a y direction, generates a driving signal by using an input signal and the filter coefficient, and reproduce the driving signal in the speaker array.例文帳に追加

ｘ方向の波数ｋ_ｘ及びｙ方向の波数ｋ_ｙを用いて、エバネッセント波を発生するためのフィルタ係数を算出し、入力信号とフィルタ係数を用いて、駆動信号を生成し、スピーカアレーにおいて駆動信号を再生する。 - 特許庁

To provide a semiconductor memory device, capable of shortening the access time by disposing interconnections which pass over a memory cell array so as to make the interconnections that connect among a read-enable signal input pad and data I/O pads that are equal in length, to each other.例文帳に追加

リードイネーブル信号入力用パッドと複数のデータＩ／Ｏパッドとの間を接続する配線の長さが均等になるようにメモリセルアレイ上を通過させる配線を配置して、アクセスタイムを高速化する半導体記憶装置を提供する。 - 特許庁

Transistors 112 are respectively connected between a connecting terminal 111 for inputting Vpp and word lines Wi and write protection is applied to a second memory cell array by controlling the continuity of the transistors 112 with the input to a control terminal 113.例文帳に追加

Ｖppを入力する接続端子１１１とワード線Ｗｉとの間にそれぞれトランジスタ１１２を介挿し、このトランジスタの導通状態を、制御端子１１３の入力によって制御することで第２のメモリセルアレイ１２２にライトプロテクトをかける。 - 特許庁

In a 1st step 11, four bits as an element of a 16×16 matrix table specified with a row number which is the high-order four bits of an 8-bit input bit array and a column number which is the low-order four bits are outputted.例文帳に追加

第１ステップ１１においては、８ビットの入力ビット列の上位４ビットを行番号、下位４ビットを列番号として、これら行番号と列番号で指定される１６×１６行列テーブルの要素である４ビットを出力する。 - 特許庁

Each PWM signal is transmitted to a dimming constant current source to separately output driving power at the same timing as that of an input PWM signal to one of the LED arrays, and consequently, the LED array is subjected to high frequency flickering.例文帳に追加

各ＰＷＭ信号がＬＥＤアレイの１つに対する入力ＰＷＭ信号と同じタイミングで駆動電力を別々に出力するための調光定電流源に送信され、その結果、ＬＥＤアレイが高周波点滅をする。 - 特許庁

The crossbar circuit has an array of data input routes 12 and data output routes 50, and at each intersection, a crossbar cell 20 including a configuration storage circuit programmable to store a routing value, a transmission circuit, and an arbitration circuit is provided.例文帳に追加

クロスバー回路はデータ入力経路１２およびデータ出力経路５０のアレイを有し、各交差点にはルーティング値を記憶するようにプログラム可能な構成記憶回路と、伝送回路と、アービトレーション回路とを備えるクロスバーセル２０が提供される。 - 特許庁

In the inspection terminal array layer 26, data lines 22 of colors other than a designated color are coated with an insulating film 261 in a direction orthogonal to the lead-out direction of the data lines 22, and data lines 22 of the designated color is exposed as signal input terminals for inspection.例文帳に追加

検査用端子配列層２６では、データ線２２の引き出し方向とは直交する方向において所定の色以外のデータ線２２が絶縁被膜２６１され、所定の色のデータ線２２が検査用の信号入力端子として露出する。 - 特許庁

A temperature sensor 706 and a heater 708 are attached to a luminous matter array 709 formed of a number of lines of luminous elements 707 formed of an organic compound, and a driving control section 701 is constituted of a CPU 702, a ROM 703, a RAM 704 and input and output port 705.例文帳に追加

有機化合物による発光素子７０７を多数の並び列とした発光体アレイ７０９に、温度センサ７０６と発熱体７０８を付設し、当該アレイの駆動制御部７０１はＣＰＵ７０２，ＲＯＭ７０３，ＲＡＭ７０４，入出力ポート７０５で構成する。 - 特許庁

In a data storage table 11A, monitored data is added and stored time sequentially only when the monitored data is different from the preceding value, and in a management table 11B, whether the monitored data is the same as or different from the preceding value is stored with a bit array in each input cycle of the monitored data.例文帳に追加

データ格納表１１Ａには、監視データを時系列順で前回値と異なる場合のみ追加した格納をし、管理表１１Ｂは監視データの入力周期ごとに前回値と同じであるか異かをビット配列で格納する。 - 特許庁

An image data counting circuit 26b to which image data signals are input, sets one count when the image data signal is an "ink drop ejection" pattern, and inputs the count number to a driving waveform control part 26c when counting of one nozzle hole array 10Y part is completed.例文帳に追加

画像データカウント回路２６ｂには、画像データ信号が入力され、画像データ信号が“インク滴吐出”パターンである時を１カウントとし、１ノズル孔列１０Ｙ分のカウントが完了したとき、カウント数を駆動波形制御部２６ｃに入力する。 - 特許庁

The common input terminal 5 is a terminal connected in common to the plurality of panels 2 provided on the one array substrate 1, and by inputting a signal for driving the circuit of each panel 2, the panels 2 operate simultaneously for a fixed time.例文帳に追加

この共通入力端子５は、１枚のアレイ基板１に設けられている複数のパネル２に共通に接続された端子であり、各パネル２の回路を駆動するための信号を入力することにより、各パネル２は同時に一定時間動作する。 - 特許庁

To provide a semiconductor memory structure having a constitution of a memory cell array which can process many input/output data simultaneously in parallel and a redundant relieving circuit which can perform efficiently redundant relieving for the above.例文帳に追加

同時並列に多数の入出力データを取扱うことができるメモリセルアレイの構成と、これに対して効率的に冗長救済を行なうことのできる冗長救済回路とを併せ持つ半導体記憶装置の構成を提供する。 - 特許庁

The high frequency compensating route is provided with an array 28 of high-pass filters for providing a practically flat response over all the range of an input frequency and at least one of variable resistors 22 and 24 for controlling the desired high frequency gain.例文帳に追加

高周波数補償経路は、入力周波数の全範囲にわたって実質的に平坦なレスポンスを提供する高域通過フィルタのアレイ（２８）と、所望の高周波数ゲインを調整する少なくとも１つの可変抵抗（２２，２４）とを含む。 - 特許庁

At this time, the core adjusting beam is inputted to the input end of the optical fiber array 31 so that the power of the core adjusting beams detected by respective photodetectors 44, 45 is -22 dBm or above, and the hourly fluctuation of the power become 0.1 dB or below.例文帳に追加

このときに、光検出器４４，４５それぞれにより検出される調心光のパワーが−２２ｄＢｍ以上であって、該パワーの時間的変動が０．１ｄＢ以下となるよう、調心光を光ファイバアレイ３１の入力端に入力する。 - 特許庁

An automatic transmission device has a plurality of transmission gear arrays provided between an input shaft and an output shaft, and a transmission gear array for conducting power transmission is switched from among the plurality of transmission gear arrays by a meshing clutch such as a synchronous mesh or the like.例文帳に追加

自動変速装置は入力軸と出力軸との間に設けられた複数の変速歯車列を有し、複数の変速歯車列の中から動力伝達を行う変速歯車列がシンクロメッシュなどの噛合いクラッチにより切換えられる。 - 特許庁

To provide an optical fiber array device capable of being connected cost, high precision and high density is allowed to many input/output channel waveguides (port) inexpensively, highly precisely and at a high density in a multilayered light wave circuit board (chip), and to provide a waveguide type multilayered light wave circuit module using the device.例文帳に追加

多層光波回路基板（チップ）における多数の入出力チャネル導波路（ポート）に対して、低コスト、高精度、高密度な接続が可能な光ファイバアレイ装置およびそれを用いた導波路型多層光波回路モジュールを提供する。 - 特許庁

The semiconductor substrate 24 of a micro power circuit IC and a thin-film inductor 31 are stuck in piles, or integrally formed on a laminated ceramic array 21 that functions as a substrate with an input and output smoothing capacitor formed therein, and are electrically connected.例文帳に追加

入、出力平滑コンデンサを作り込んだ積層セラミックスアレイ２１を基板として、その上にマイクロ電源回路ＩＣの半導体基板２４と薄膜インダクタ３１とを重ねて貼り付け、または、一体型に形成して電気的に接続する。 - 特許庁

In the array waveguide diffraction grating element 61C, first to third parts 141-143 are joined in joining surfaces 144 and 145 in both or either one of an input side slab waveguide 69 and an output side slab waveguide 71.例文帳に追加

アレイ導波路回折格子素子６１Ｃは、その入力側スラブ導波路６９と出力側スラブ導波路７１の双方あるいはいずれか一方における接合面１４４、１４５で第１〜第３の部品１４１〜１４３が接合されている。 - 特許庁

A waveguide forming area 10 having a light input waveguide 2, first and second slab waveguides 3, 5, plural juxtaposed array waveguides 4 having mutually different lengths, and plural juxtaposed light output waveguides 6 is formed on a substrate 1.例文帳に追加

光入力導波路２と、第１、第２のスラブ導波路３，５と、互いに異なる長さの複数の並設したアレイ導波路４と、複数の並設した光出力導波路６とを有する導波路形成領域１０を基板１上に形成する。 - 特許庁

A semiconductor memory 1 is provided with a NAND gate 2 for a DRAM, a clock generating circuit 3, an address buffer 4 a row decoder 5, a column decoder 6, an input buffer 10, an output buffer 11, and a memory cell array 8 for a SRAM.例文帳に追加

半導体メモリ１は、ＤＲＡＭ用のＮＡＮＤゲート２、クロック発生回路３、アドレスバッファ４、行デコーダ５、列デコーダ６、入力バッファ１０および出力バッファ１１と、ＳＲＡＭ用のメモリセルアレイ８および入出力制御回路９とを備える。 - 特許庁

The semiconductor random access memory having a complex shape is provided with a ROM device storing an all latent row data pattern to be input to a memory cell array during test procedure, a variable step address generator, a comparing device, and a control device.例文帳に追加

複雑な形状を持つ半導体ランダムアクセス・メモリが、試験手順の間に記憶セル・アレイに入力すべき悉くの潜在的な行データ・パターンを記憶するＲＯＭ装置、可変ステップ・アドレス発生器、比較装置及び制御装置を備えている。 - 特許庁

The disk array controller 13 executes password authentication processing using a password input from the external password input part 13 about password-registered hard disk devices 11a to 11c out of the plurality of hard disk devices and, only if the password authentication processing is successful, executes password registration using the input password about a password-unregistered hard disk device 11e out of the plurality of hard disk devices.例文帳に追加

ディスクアレイコントローラ１３は、上記複数のハードディスク装置のうちパスワード登録処理済みであるハードディスク装置１１ａ，１１ｂ，１１ｃについて外部パスワード入力部１３から入力されたパスワードによるパスワード認証処理を行い、このパスワード認証処理が正常に行われた場合に限り、上記複数のハードディスク装置のうちパスワード登録済みでないハードディスク装置１１ｅについて上記入力されたパスワードによるパスワード登録を行う。 - 特許庁

Afterwards, a substitution processing part 25 substitutes the input character string from the double Pinyin to Pinyin by referring to the key array table 26, and a dictionary retrieving part 23 retrieves a Chinese character dictionary 24 based on the substituted Pinyin character string, and extracts the index as the candidate of conversion.例文帳に追加

以後、置換処理部２５はキー配列テーブル２６を参照して入力文字列をダブルピンインからピンインへ置換し、辞書検索部２３はその置換後のピンイン文字列に基づいて中国語辞書２４を検索し、該当する見出しを変換候補として抽出する。 - 特許庁

The semiconductor memory device includes: a decision circuit 60 for deciding an error in a read data read out from a memory cell array 50, so as to generate a decision signal E; and an I/O circuit 54 for externally outputting the read data or the decision signal via a data input/output terminal DQ.例文帳に追加

メモリセルアレイ５０から読み出されたリードデータの誤りを判定することによって判定信号Ｅを生成する判定回路６０と、データ入出力端子ＤＱを介してリードデータ又は判定信号を外部に出力するＩ／Ｏ回路５４とを備える。 - 特許庁

An ECC decoder 4 of this data recording and reproducing device receives a reproduced information signal, to which an error correction code is added by an ECC encoder 5 in advance and which is recorded in a disk array device 8, as its input signal, then the ECC decoder 4 corrects an error by using the error correction code.例文帳に追加

ＥＣＣデコーダ４は、ＥＣＣエンコーダ５によって予めエラー訂正符号が付加されてディスクアレイ装置８に記録された情報信号の再生信号を入力信号とするので、該エラー訂正符号を用いてエラー訂正を行うことができる。 - 特許庁

The lens array 38 has a lens for input 40a which transforms the signal light 45 emitted from the optical fiber 35 into a parallel light beam or a convergent light beam and a lens for output 40b which converges the returned parallel light beam and combines it to the optical fiber 36.例文帳に追加

レンズアレイ３８は、光ファイバ３５から出射された信号光４５を平行光あるいは収束光に変換する入力用レンズ４０ａと、戻ってきた平行光を集光させて光ファイバ３６に結合させる出力用レンズ４０ｂを有する。 - 特許庁

The character string input device or the like displays, as a character list 403, a part within a display range 410(a) scroll-operated by a user in a character array arrayed in one line with numerals, alphabets/numerals and Russian characters, and sets a character in the central position of the character list 403, as an under-selection character (b-d).例文帳に追加

文字一覧４０３として、数字、英文字、ロシア文字を一列に並べた文字配列中の、ユーザによってスクロール操作される表示範囲４１０（ａ）内の部分を表示し、文字一覧４０３の中央位置の文字を選択中文字に設定する（ｂ-ｄ）。 - 特許庁

The CPU calculates the sum of results obtained by multiplying the pixel values of respective pixels in a pixel array including the target pixel position in the input image by the respective low-pass filter coefficients as the pixel value at the target pixel position in a filter-processed image.例文帳に追加

入力画像において着目画素位置を含む画素列中のそれぞれの画素の画素値に対してローパスフィルタ係数群のそれぞれを乗じた結果を合計した合計値を、フィルタ処理済み画像における着目画素位置の画素値として求める。 - 特許庁

An array of MEMS mirrors or other redirecting elements is positioned at the focus location for independently redirecting each of the wavelength channels back to any number of selected output AWGs formed on the same PLC chip as the input AWG.例文帳に追加

ＭＥＭＳミラーのアレイまたは他の再方向付け要素は、入力ＡＷＧと同一のＰＬＣチップ上に形成される任意の数の選択された出力ＡＷＧに戻して各波長チャネルを独立して再方向付けする焦点位置に配置される。 - 特許庁

The light 204 whose directivity is heightened by a prism lens sheet 111 passes through the light guide plate, and attenuates by a change of a refraction index by an input pen 130 or a finger so that a coordinate position is detected by the light sensor array 110 disposed in the X and Y axis directions.例文帳に追加

プリズムレンズシート１１１によって指向性が高められた光２０４が導光板を通過し、入力ペン１３０あるいは指による屈折率の変化で減衰され、ＸＹ軸方向に配置された光センサアレイ１１０で座標位置が検知される。 - 特許庁

The semiconductor memory device 1 is provided with: a memory cell array 2; a sense amplifier section 3; a column decoder 4; an address buffer 5a; an address buffer 5b; a row decoder 6; a control circuit 7; an input buffer circuit 8; an output buffer circuit 9; a power regeneration circuit 10; and a voltage step-down circuit 12.例文帳に追加

半導体記憶装置１には、メモリセルアレイ２、センスアンプ部３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、制御回路７、入力バッファ回路８、出力バッファ回路９、電力回生回路１０、及び降圧回路１２が設けられている。 - 特許庁

This sense amplifier (38) comprises differential amplifiers (Q5, Q6) provided with first and second input nodes (74, 75), and reads out data in a multiple-state memory cell (RM) of a resistive memory array (30) responding to read-out voltage (VR) applied to both ends of the memory cell (RM) being sensed.例文帳に追加

第1と第2の入力ノード(74,75)を備えた差動増幅器(Q5,Q6)を含み、センシングされるメモリセル(Ｒ_Ｍ)の両端に印加される読み取り電圧(VR)に応答して、抵抗性メモリアレイ(30)の複数状態メモリセル(Ｒ_Ｍ)のデータを読み取るためのセンス増幅器(38)が提供される。 - 特許庁

The parity operation is performed in the first parity operation part or the second parity operation part while the corresponding data to the parity operation is sent in a block through an optical input-output part to the disk array from the first DRAM or the second DRAM provided in a pair with each parity operation part.例文帳に追加

第１パリティ演算部及び第２パリティ演算部におけるパリティ演算は、組となって設けられた第１ＤＲＡＭ又は第２ＤＲＡＭから光入出力部を介してディスクアレイにパリティ演算する分のブロック単位のデータを送信している間に行なう。 - 特許庁

One end sides of coated optical fiber tapes 7 and the coated optical fiber 7a fixed to respective fixing parts 24, 25 are inserted into the part storing part 4 of the body 1 and are respectively connected to the input end and output end of an array waveguide type diffraction grating 11.例文帳に追加

各固定部品２４，２５に固定されている光ファイバテープ心線７および光ファイバ心線７ａの一端側はボディ１の部品収容部４に挿入し、それぞれアレイ導波路型回折格子１１の入力端と出力端に接続する。 - 特許庁

In a regular memory cell array, a data line is independently provided to the redundant row circuit and the redundant column circuit respectively, and redundant column relieving is performed by changing selectively connection of each data input/output line and a global data bus.例文帳に追加

正規メモリセルアレイ、ロウ冗長回路７０およびコラム冗長回路８０のそれぞれに対して独立にデータ線が設けられ、各データ入出力線とグローバルデータバスとの接続を選択的に変更することによって冗長列救済が実行される。 - 特許庁

This semiconductor memory has plural main data lines connected between a block sense amplifier array for transmitting data and a data output buffer, and takes plural cell data read out from plural memory cells in advance corresponding to one input/output port.例文帳に追加

本発明は、データ伝送のためブロックセンスアンプアレイとデータ出力バッファとの間に連結された複数のメインデータラインを持ち、一つの入出力ポートに対応して複数のメモリセルからリーとされた複数個のセルデータを先取る半導体メモリ装置に関する。 - 特許庁

The page buffer includes a sense node selectively connected to the bit line of the memory cell array, a first main latch selectively connected to the sense node, a main latch circuit including a second main latch, and a latch input node selectively connected to the first and second main latches.例文帳に追加

ページバッファはメモリセルアレイのビットラインに選択的に連結される感知ノードと、感知ノードに選択的に連結される第１メインラッチと、第２メインラッチを含むメインラッチ回路と、第１及び第２メインラッチノードに選択的に連結されるラッチ入力ノードを含む。 - 特許庁