「input array」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The system is provided with a character or the like input processing means 16 for inputting the characters, and a character/coordinate means 17 for converting the characters input with the means 16 into array coordinate data D2 of each point of the Braille.例文帳に追加

文字を入力する文字等入力処理手段１６と、この手段１６で入力された文字を点字の各点の配列座標データＤ２に変換する文字・座標変換手段１７とを設ける。 - 特許庁

The wavelength demultiplexer is constituted in such a manner that an input channel waveguide 13, an input slab waveguide 14 to spread the input light in the direction parallel to the waveguide, an array waveguide 15 comprising waveguides each having the length different by a specified length from that of the adjacent waveguide, and an output slab waveguide 16 to allow the light in the array waveguide to interfere are successively connected in series on a waveguide substrate 11.例文帳に追加

導波路基板１１に、入力チャネル導波路１３と、入力光を導波路に対して平行方向に広げるための入力スラブ導波路１４と、隣接する導波路間で所定の長さだけ長くなっている導波路からなるアレイ導波路１５と、アレイ導波路の光を干渉させるための出力スラブ導波路１６とが、順次従属接続されている。 - 特許庁

The input/output terminal portions of an optical fiber array 18 are aligned and fixed with respective prescribed spaces on a substrates 19 and 20 which are connection members having V-shaped type or circular type grooves, and the terminal portions are collectively connected to input/output waveguides of array waveguide grids 15 and 16 on planar waveguide circuit chips 13 and 14.例文帳に追加

光ファイバアレイ１８の入出力端部は、Ｖ字型または円型の溝を有する接続部材である基板１９，２０にそれぞれ所定の間隔で整列固定され、平面導波回路チップ１３，１４上のアレイ導波路格子１５，１６の入出力導波路と、一括して接続されている。 - 特許庁

On a fiber array 14, an input optical fiber 12 and an output optical fiber 13 are held at a specified interval and a projection lens 23 and an incidence lens 24 are provided in the front of the fiber array 14 opposite end surfaces of the input optical fiber 21 and output optical fiber 13 respectively.例文帳に追加

ファイバアレイ１４には、入力用光ファイバ１２及び出力用光ファイバ１３が所定の間隔を置いて保持されており、入力用光ファイバ１２及び出力用光ファイバ１３の端面に対向するようにして、ファイバアレイ１４の前面にそれぞれ出射レンズ２３と入射レンズ２４が設けられている。 - 特許庁

An input waveguide and a first slab waveguide are formed on the surface of the base body 10 so as to input light into one end sides of the array waveguides 16(1)-16(N) and also a second slab waveguide and an output waveguide are formed so as to guide light out of the other end sides of the array waveguides 16(1)-16(N).例文帳に追加

基体１０の表面には、アレイ導波路１６（１）〜１６（Ｎ）の一端側に光を入力するように入力導波路及び第１のスラブ導波路を形成すると共に、アレイ導波路１６（１）〜１６（Ｎ）の他端側から光を導出するように第２のスラブ導波路及び出力導波路を形成する。 - 特許庁

In each of the prescribed number of PIN keys, a key array position setting means 30 divides each of mutually different values successively generated at each prescribed time by the number of PIN input keys and allows the value of the residual to correspond to the position number to successively determine the array positions of respective PIN input keys.例文帳に追加

所定数の暗証番号キーのそれぞれに対し、キー配列位置設定手段３０により、所定時間毎に順次発生する互いに異なる数値を前記暗証番号入力キーの個数で除算し、その余りの値を前記位置番号に対応させて各暗証番号入力キーの配列位置を順次決定する。 - 特許庁

An access control circuit 130 controls read-out operation and write-in operation of data among the memory cell array, the register circuit, and the input/output port depending on a result of comparison for coincidence between a register storage address and an input address signal and whether write-in operation of data stored in a register for the memory cell array is finished or not.例文帳に追加

アクセス制御回路１３０は、レジスタ格納アドレスと入力アドレス信号との一致比較結果およびレジスタ格納データのメモリセルアレイへの書込動作完了の有無に応じて、メモリセルアレイとレジスタ回路と入出力ポートとの間におけるデータの読出動作および書込動作を制御する。 - 特許庁

An electric power converter is provided with circuits 12, 13 for forming a DC pulse array with a constant duty ratio from a DC voltage, and an inverter circuit 14 has the DC pulse array as an input voltage, and outputs an AC voltage waveform by turning the DC pulse array on/off by a pulse width modulation signal by using switching elements S1 to S4.例文帳に追加

直流電圧から一定デューティ比の直流パルス列を形成する回路１２，１３と、前記直流パルス列を入力電圧とするインバータ回路１４とを備え、スイッチ素子Ｓ１−Ｓ４を用いて直流パルス列をパルス幅変調信号でオンオフすることにより交流電圧波形を出力する。 - 特許庁

The light spectrally split by a grating 53 forms two spectrum images of polarized light separation input light beams of the P polarized light and the S polarized light respectively on a first liquid crystal element array 61 and a second liquid crystal element array 62 of the reflection type liquid crystal element array device 6 by a spectroscopic camera optical system 54.例文帳に追加

グレーティング５３により分光された光は、分光器カメラ光学系５４によって、Ｐ偏光とＳ偏光の偏光分離入力光ビームの２つのスペクトラム像を、それぞれ、反射型液晶素子アレイデバイス６の第１液晶素子アレイ６１、第２液晶素子アレイ６２上に結像する。 - 特許庁

The comb line array 7 comprises a feed microstrip line 8 where an RF signal inputted from an input end 10 of the comb line array is propagated and a plurality of radiation microstrip stub lines 9 which are connected to the feed microstrip line 8 and arranged in parallel to the length of a radiation slot 2 of a waveguide slot array antenna.例文帳に追加

コムラインアレー７は、コムラインアレーの入力端１０から入力されるＲＦ信号を伝播する給電マイクロストリップ線路８と、給電マイクロストリップ線路８に接続され、導波管スロットアレーアンテナの放射スロット２の長手方向と平行になるように配設された複数の放射マイクロストリップスタブ線路９とで構成される。 - 特許庁

A display means 3 displays an input candidate character group 31 including input candidate characters 32 disposed in a two-dimensional array, and a confirmable character group indication display 33 which indicates a character group which can be confirmed from the input candidate character group 31 using the main confirmation button 21 and sub-confirmation buttons 22-25.例文帳に追加

表示手段３は、入力候補文字32を二次元配列状に並べた入力候補文字群31、および入力候補文字群31のうち主確定ボタン21と副確定ボタン22〜25によって確定可能な文字群を指示する確定可能文字群指示表示33を表示する。 - 特許庁

An input/output circuit (input circuit 27, 37 and output circuit 26, 36) is provided for each connecting pad 21, 31 for attaining a connection between a storage device chip 20 and the outside of an ASIC 30 (between mutual chips) and these input/output circuits are disposed in an array shape (grid shape in the present embodiment).例文帳に追加

記憶装置チップ２０及びＡＳＩＣ３０における外部（互いのチップ）との接続を図るための接続パッド２１，３１毎に入出力回路（入力回路２７，３７、出力回路２６，３６）を配設し、これらをアレイ状（本実施形態では格子状）に配列している。 - 特許庁

In this failure diagnosis system 27, an input signal is applied to an installed solar cell array 1 to obtain an actual measurement signal by an actual measurement part 25, the same input signal is applied to a virtual model determined by a parameter determination part 39 by simulating a solar cell array in an installation environment after presupposing a failure part of the solar cell array, and a simulator part 33 obtains a pseudo output signal.例文帳に追加

本発明に係る故障診断システム２７は、設置された太陽電池アレイ１に入力信号を印加して実測部２５が実測信号を得ると共に、太陽電池アレイの故障箇所を仮定した上で設置環境における太陽電池アレイを模してパラメータ決定部３９が決定した仮想モデルに対して同一の入力信号を印加してシミュレータ部３３が疑似出力信号を得る。 - 特許庁

In the optical wavelength multiplexing and branching device provided with an optical circuit which has an array waveguide grating 3 consisting of a plurality of channel waveguides, input side slab waveguides 2 connected to the array waveguide grating, and output side slab waveguides 5 connected to the array waveguide grating, the input side slab waveguides 2 or the output side slab waveguides 5 is provided with an approximately circular refractive index control region 55.例文帳に追加

複数のチャネル導波路からなるアレイ導波路回折格子３と、このアレイ導波路回折格子に接続される入力側スラブ導波路２と、アレイ導波路回折格子に接続される出力側スラブ導波路５とを有する光回路を備えた光波長合分波器において、入力側スラブ導波路２または出力側スラブ導波路５に概ね円形の屈折率制御領域５５を設けた。 - 特許庁

In an electronic controlled wave director array antenna system, a first control voltage set is set in each variable reactance element, current on each element including a driven element and each parasitic element is measured, and input impedance of the array antenna system is measured.例文帳に追加

電子制御導波器アレーアンテナ装置において、各可変リアクタンス素子に第１の制御電圧セットを設定し、励振素子と各非励振素子を含む各素子上の電流を測定し、アレーアンテナ装置の入力インピーダンスを測定する。 - 特許庁

A monitoring temperature sensor 706 and a heating element 708 are attached to a luminous matter array 709 formed of a number of lines of luminous elements 707, and a driving control section 701 of the array is constituted of a CPU 702, a ROM 703, a RAM 704 and an input and output port 705.例文帳に追加

有機化合物による発光素子７０７を多数の並び列とした発光体アレイ７０９に、監視用の温度センサ７０６と発熱体７０８を付設し、当該アレイの駆動制御部７０１はＣＰＵ７０２，ＲＯＭ７０３，ＲＡＭ７０４，入出力ポート７０５で構成する。 - 特許庁

Between the waveguide slot array antennas 1A/1A adjacent to each other in a stacking direction, the slots 2 are formed line-symmetrically with respect to a center line C and power of inverse phases is input to both the waveguide slot array antennas 1A/1A.例文帳に追加

積重方向に隣り合う前記導波管スロットアレーアンテナ１Ａ・１Ａ間において、前記スロット２は、中心線Ｃに関して線対称に形成されており、当該両導波管スロットアレーアンテナ１Ａ・１Ａには、逆位相の電力が入力される。 - 特許庁

Thus, the computer 1 outputs a key image signal to a display unit 8 of an auxiliary display device 5 and then key images corresponding to keys 3a of the input device 3 are displayed in the same array as the actual key array.例文帳に追加

そのコンピュータ１から補助表示装置５の表示器８にキー画像表示信号が出力されることで、その入力装置３の複数のキー３ａに対応する複数のキー画像が実際のキー配列と同一配列で表示される。 - 特許庁

The system is composed of a waveguide array 1 on which a plurality of dispersion compensation waveguides 5 having dispersion compensation amounts different from one another is provided, a driving device 2 for driving the waveguide array 1, optical fibers 3 and 4 for input and output of an optical signal.例文帳に追加

互いに異なる分散補償量の分散補償導波路５を複数個設置した導波路アレイ１と、導波路アレイ１を駆動するための駆動装置２と、光信号の入出力のための光ファイバー３、４から構成される。 - 特許庁

A control circuit 60 blinks the LED array 1a and/or the LED array 2a in a predetermined cycle by switching the on/off of the FET 1 and/or the FET 2 in the aforementioned cycle based on a color temperature signal input from the outside.例文帳に追加

制御回路６０は、外部から入力される色温度信号に基づき、ＦＥＴ１又は／及びＦＥＴ２のオン／オフを所定の周期で切り替えることで、ＬＥＤアレイ１ａ又は／及びＬＥＤアレイ２ａを当該周期で点滅させる。 - 特許庁

The method includes the step of setting the first input of each full adder circuit to the same fixed value, the step of connecting each respective input bit of the set number of input bits to the second input of a respective one of the full adder circuits, and the step of using the output of the carry chain of the array of the full adder circuits as the result of the logic function.例文帳に追加

前記方法は、前記全加算回路のそれぞれの第１の入力を同じ固定値に設定する工程と、前記所定の数の入力ビットをそれぞれ前記全加算回路の第２の入力に接続する工程と、前記全加算回路のアレイからなる桁上げチェーンの出力を前記論理関数の結果として用いる工程とを備える。 - 特許庁

The interface circuits connect the memory array within a memory block to any desired memory input and output lines that are linked on the same shared global busses and to allow use of any convenient input and output lines to access the expanded memory block.例文帳に追加

インタフェース回路は、メモリブロック内のメモリアレイを、同一の共通グローバルバス上で連結された所望のメモリ入出力ラインに接続し、それによって拡張メモリブロックにアクセスする便利な入出力ラインが使用可能になる。 - 特許庁

Particularly in S150, whether the input of the personal identification number having the scheduled number of digits has ended is determined, and when the input has not ended (S150: NO), the rearrangement of those numbers is not performed, and the number array is maintained.例文帳に追加

ここで特に、Ｓ１５０では、予定される桁数の暗証番号の入力が終了したか否かを判断し、入力が終了していないうちは（Ｓ１５０：ＮＯ）、数字の並べ替えは行われず、数字配列が維持される。 - 特許庁

To provide a mobile telephone terminal on which characters are input with a feeling of operation close to that of input on a keyboard with a QWERTY array even when the mobile telephone terminal secures only a narrow area for key arrangement.例文帳に追加

キー配置のために狭い領域しか確保できない携帯電話端末においても、ＱＷＥＲＴＹ配列のキーボード入力に近い操作感覚で文字入力を行うことが可能な携帯電話端末を提供する。 - 特許庁

A ratio of a parity bit for user data written in a memory cell array 201 is reduced by making the number of bits of data input to the ECC circuit 205 exceed the number of bits of data input from the outside for writing.例文帳に追加

ＥＣＣ回路２０５に入力されるデータのビット数を、書き込みのため外部から入力されるデータのビット数よりも多くすることにより、メモリセルアレイ２０１に書き込まれるユーザデータに対するパリティビットの比率を低減させる。 - 特許庁

A memory cell array is divided into a plurality of blocks, data input/output path is selectively controlled through a predetermined data rate option and inputted addresses to perform data input/output at a x8 or x16 speed in one chip.例文帳に追加

複数のブロックにメモリセルアレイを分割し、指定された倍速オプション及び入力されるアドレスを通じてデータの入出力経路を選択的に制御して一つのチップで×８または×１６のデータ入出力を実行可能にする。 - 特許庁

The semiconductor memory has an input/output circuit 120 including a write path to supply write data and a read path to supply read data, and data lines WLINE and RLINE to connect the input/output circuit 120 and the memory cell array 103.例文帳に追加

ライトデータが供給されるライトパス及びリードデータが供給されるリードパスを有する入出力回路１２０と、入出力回路１２０とメモリセルアレイ１０３とを接続するデータラインＷＬＩＮＥ，ＲＬＩＮＥとを備える。 - 特許庁

In the memory chip 10, data are sequentially input to the plurality of data register areas 13a-13d, and the data are written to the corresponding cell array areas from the data register areas finishing the data input in the background.例文帳に追加

メモリチップ１０においては、複数のデータレジスタエリア１３ａ乃至データレジスタエリア１３ｄに順次データを入力していき、そのバックグランドで、データの入力が終了しているデータレジスタエリアから、対応するセルアレイエリアへデータを書き込む。 - 特許庁

Monitoring lights λc_1-λc_8 having wavelengths different each other input from the light input part 4 are reflected by the first light wavelength photomultiplexing and demultiplexing filter 5, and are photodemultiplexed by an array waveguide diffraction grating type wavelength photomultiplexing and demultiplexing instrument 8.例文帳に追加

光入力部４から入力される互いに異なる複数の波長を持った監視光λｃ_１〜λｃ_８を第１の光波長合分波フィルタ５で反射し、アレイ導波路回折格子型波長合分波器８により分波する。 - 特許庁

To make realizable the uniformizing of respective input or output characteristics by suppressing the variation in wiring impedances without broadening the wiring space in an array structure in which circuit cells and input or output electrodes form pairs.例文帳に追加

回路セルと入力又は出力電極とが対をなすアレイ構造において、配線スペースの広げずに配線インピーダンスのバラツキを抑制し、各入力又は出力特性の均一化を実現した半導体装置の提供。 - 特許庁

A display input part 3 displays an array of a plurality of code display areas indicating a code of a kind same to that of a code for forming the set password, and receives an input of a password by a selection operation of the code display areas.例文帳に追加

表示入力部３は、設定パスワードを形成する符号と同種の符号を表示する複数の符号表示領域を配列表示し、当該符号表示領域の選択操作によってパスワードの入力を受け付ける。 - 特許庁

To realize a DRAM which is provided with a plurality of discrete operation circuits performing an access operation to a memory cell array in accordance with the detected transition of an input signal and which prevents a critical malfunction from occurring even though a glitch takes place in the input signal.例文帳に追加

入力信号の遷移の検出に応じてメモリセルアレイへのアクセス動作を行う複数の個別動作回路とを備え、入力信号にグリッチが発生しても致命的な誤動作が発生しないＤＲＡＭの実現。 - 特許庁

The memory line array 30 is composed of 64 memory lines, each of the lines has the same configuration, and its input end and output end are combined with a corresponding output end and an input end of the diversion path 20 and the merging path 40, respectively.例文帳に追加

メモリ行アレイ３０を構成する６４個のメモリ行は、互いに同一構成であり、その入力端及び出力端がそれぞれ分流路２０及び合流路４０の対応する出力端及入力端に結合されている。 - 特許庁

The device comprises a signal pattern control means 3 for controlling the inspection signal inputting in a plurality of TFT arrays 11 arranged on the substrate 10, and a signal monitoring control means 6 monitoring detection signal obtained from each TFT array for every TFT array by inputting the inspection signal and controlling the input to the TFT array of inspection signal individually for every TFT array based on the monitoring result.例文帳に追加

基板１０上に配列される複数のＴＦＴアレイ１１に入力する検査信号を管理する信号パターン管理手段３と、検査信号の入力により各ＴＦＴアレイから得られる検出信号を各ＴＦＴアレイ毎に監視し、その監視結果に基づいて検査信号のＴＦＴアレイへの入力をＴＦＴアレイ毎に個別に制御する信号監視制御手段６とを備える。 - 特許庁

In each DRAM array, memory cells stored with data to be read out to the data input/output terminals in the same cycle are arranged separately from one another.例文帳に追加

ここで、各ＤＲＡＭアレイ内で、同一サイクル内でデータ入出力用外部端子に読み出されるデータを格納するメモリセルは互いに離間するように配置される。 - 特許庁

The invention relates to an electronized data array of a directed tree that is representative of the organization of a data set, such as a data dictionary, each piece of data input being associated with a node of the tree.例文帳に追加

本発明は、データ辞書のようなデータ集合の配置を表した有向ツリーの電子化データアレイに関係し、各データ入力はツリーノードと関連付けられる。 - 特許庁

The sensing amplifier array includes a first and a second column select input/output blocks arranged in an alternately aligned zigzag layout order.例文帳に追加

このような実施の形態において、交互に並ぶジグザグレイアウト順序に配列された第１、第２列選択入出力ブロックを有する感知増幅器アレイが提供される。 - 特許庁

A pattern setting part 4 sets the array pattern of reduced images in accordance with a sentence input by a user or acquired from a sentence recording part 2.例文帳に追加

ユーザによって入力された又は文章記録部２から取得された文章に従ってパターン設定部４において縮小画像の配列パターンが設定される。 - 特許庁

A room shape (room size) and an installation position (a relative distance between a distance from a wall and a viewing position) of a speaker array are displayed on an input screen of a display of a PC.例文帳に追加

ＰＣのディスプレイに、室内形状（部屋のサイズ）、スピーカアレイの設置位置（壁からの距離、および視聴位置との相対距離）を入力画面を表示する。 - 特許庁

Next, second correction values for correcting input image data corresponding to second nozzles of the nozzle array are calculated by complementary processing based on the first correction values.例文帳に追加

次にノズル列における第２のノズルに対応した入力画像データを補正するための第２の補正値を、第１の補正値に基づく補完処理により算出する。 - 特許庁

The arithmetic operation circuit is constituted so that an input signal of each FA may be changed according to each operation by enabling the FA array to be used in common in multiplication and division.例文帳に追加

ＦＡアレイを乗算及び除算において共通に使用できるようにし、各ＦＡの入力信号を各演算に応じて切り替えるように構成する。 - 特許庁

Trapezoidal waveguides 5 the widths of which are enlarged as they advance to the side of the array waveguide 14 are provided in the exit side of at least one or more optical input waveguides 12.例文帳に追加

少なくとも１本以上の光入力導波路１２の出射側にアレイ導波路１４側に向かうにつれて拡幅する台形状導波路５を設ける。 - 特許庁

An address control circuit 33 couples the input bank selection address to the in-bank address and forms a memory-cell array address designating a certain position inside the memory-cell address 21.例文帳に追加

アドレス制御回路３３は入力されたバンク選択アドレスとバンク内アドレスとを結合して、メモリセルアレイ２１内の任意の位置を指定するメモリセルアレイアドレスを形成する。 - 特許庁

The disk array system has a storage device for storing write data received from a computer, the cache memory, and a control part for controlling data input/output to/from the storage device.例文帳に追加

ディスクアレイシステムは、計算機から受信したライトデータを格納する記憶装置と、キャッシュメモリと、記憶装置へのデータの入出力を制御する制御部とを有する。 - 特許庁

Each of the waveguide members of the waveguide array 50 has a coupling reflective surface disposed with inclination with respect to the optical axis, for reflecting the input beam components and propagating the beam components therein.例文帳に追加

導波路アレイ５０の導波路部材は、光軸に対して傾いて設けられ、入力されたビーム成分を反射して内部を伝搬させる合成反射面を有する。 - 特許庁