「input integer」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In the "%n$" form (which is specified in POSIX.1-2001, but not C99), n is a decimal integer that specifies that the converted input should be placed in the location referred to by the n -th pointer argument following format . 例文帳に追加

"%n$" 形式(POSIX.1-2001 では規定されているが、C99 にはない)では、nは 10進数であり、変換後の入力をformatの後ろのn番目のpointer引き数が参照する場所に格納することを指定する。 - JM

The gear ratio of the output gear to the worm shaft input gear is made to be 1:N.5 (N is a positive integer), and the gear ratio of the worm shaft output gear to the disc gear is made to be 1:Na (Na is an odd number).例文帳に追加

出力ギヤとウオーム軸入力ギヤのギヤ比を１：Ｎ．５（Ｎは正の整数）にすると共に、ウオーム軸出力ギヤと円盤ギヤのギヤ比を１：Ｎａ（Ｎａは奇数）にする。 - 特許庁

The respective frames F have the same coding rate and carry data contents which numbers as many as the integer multiple of input user data frame (M) provided with four sub frames for error correction to be coded prior to transmission.例文帳に追加

各フレーム（Ｆ）は、同じコーディングレートを持ち、送信前にコード化されるエラー補正であり、４つのサブフレームを備える、入力ユーザーデータフレーム（Ｍ）の整数倍のデータ内容を担持している。 - 特許庁

Digital data are generated by sampling analog input signals by the sampling frequency (fs) of N multiple (N is an integer) of an A/D sampling frequency required by an A/D converter 202.例文帳に追加

Ａ／Ｄ変換器202 により必要なＡ／Ｄサンプリング周波数のＮ倍（Ｎは整数）のサンプリング周波数（fs）でアナログ入力信号のサンプリングを行いディジタルデータを生成する。 - 特許庁

An encryption processing device 100 receives input data of an object of data conversion, converts the input data by executing n cycles from 0th cycle to (n-1)th cycle (n is 1 or more integer) in sequence and outputs them.例文帳に追加

暗号処理装置１００は、データ変換の対象となる入力データを入力して第０サイクルから第ｎ−１サイクル（ｎは１以上の整数）までのｎサイクルを順次実行することにより入力データを変換して出力する。 - 特許庁

A distribution constant terminal 21 comprised of a transmission line of which a distal end is open, is connected to the input terminal 1, and the total length of the transmission line comprised of these input terminal 1 and distribution constant terminal 21 becomes an integer multiple of about λ/2.例文帳に追加

入力端子１には、先端を開放した伝送線路による分布定数素子２１が接続されており、これら入力端子１と分布定数素子２１による伝送線路との合計の長さが約λ／２の整数倍となるようにしている。 - 特許庁

Also, there are provided: a 360 degrees shift means for outputting a 360 degrees shift signal, which is shifted by integer multiples of 360 degrees with respect to the phase of the input signal; and a sum output means for outputting the sum of the input signal and the 360 degrees shift signal.例文帳に追加

また、入力信号の位相について３６０度の整数倍シフトした３６０度シフト信号を出力する３６０度シフト手段と、前記入力信号と前記３６０度シフト信号との和を出力する和出力手段と、を備える。 - 特許庁

With regard to the synchronous operation of the digital signal, the ratio of the analog input signal frequency and the sampling frequency, i.e. the synchronous period, is divided into an integer part and a fraction, and the numeric values of the integer part and fraction are used directly as weights in synchronous operation for sample values separated by the sampling period.例文帳に追加

ディジタル信号の同期演算処理に関して、アナログ入力信号周波数とサンプリング周波数との比、すなわち、同期周期を整数部と小数部に分け、前記整数部と小数部の数値を直接重みとしてサンプリング周期だけ離れたサンプル値に対する同期演算処理に用いる。 - 特許庁

A sum difference means 66 applies a sum difference arithmetic operation to a pair of data received from the input means 65 by period T/n (n is a positive integer corresponding to degrees of orthogonal transform).例文帳に追加

和差演算手段６６は、入力手段６５から入力された１対のデータに対して、周期Ｔ／ｎ（ｎは直交変換の次数に対応した正の整数）毎に和差演算を施す。 - 特許庁

A period calculation part 6 repeats a procedure for further inputting an output data sequence with respect to the input of an arbitrary bijective function to calculate a period of an integer sequence to be prepared.例文帳に追加

周期計算部６は、任意の全単射関数の入力に対する出力データ系列を更に入力とする手順を繰り返し行って、作成する整数系列の周期を計算する。 - 特許庁

In a shown serial transfer circuit, the edge of a serial data input signal (a) is detected by an edge detection circuit 101 and the data width of α (α is a positive integer) bits is counted up by a counting-up counter 104.例文帳に追加

図２におけるシリアル転送回路において、シリアルデータ入力信号ａのエッジをエッジ検出回路１０１で検出し、α（αは正の整数）ビットのデータ幅を計数カウンタ１０４で計測する。 - 特許庁

The M-hold averaging circuit obtains a one-symbol average signal in response to an input of the enable signal and outputs an average value of one-symbol average signals for M times (M is positive integer) as an offset signal.例文帳に追加

Ｍ回平均回路は、イネーブル信号の入力に応答して、１シンボル平均信号を取り込んで、１シンボル平均信号のＭ回分（Ｍは正の整数）の平均値をオフセット信号として出力する。 - 特許庁

The packet processing device is provided with N packet processing parts 111, 112, and 113 (N is an integer of 1 or larger which) are serially connected for performing processing to an input packet and outputting the processed packet to a subsequent stage.例文帳に追加

入力されたパケットに対する処理を行ってから該パケットを後段に出力する直列接続されたＮ（Ｎは１以上の整数）個のパケット処理部１１１、１１２、１１３を備える。 - 特許庁

A sampling frequency fi of input voice data is converted using an interpolation processing to a sampling frequency fp, an integer multiple of a sampling frequency fo of output voice data after the sampling frequency conversion.例文帳に追加

入力音声データのサンプリング周波数ｆｉを、サンプリング周波数変換後の出力音声データのサンプリング周波数ｆｏの整数倍のサンプリング周波数ｆｐに、補間処理を用いて変換する。 - 特許庁

The circuit calculates a second remainder obtained by dividing, by the generating polynomial, a final word effective data block comprising bits other than those of the integer-multiple data block within the input data.例文帳に追加

更にこの回路は入力データのうちの整数倍データブロック以外のビットからなる最終ワード有効データブロックを生成多項式によって除算した剰余である第２の剰余を算出する。 - 特許庁

Thus, it is not necessary to align the number of elements of the input data with the number of elements of output data and a positive/negative integer described with the complement of '2' can be inputted without expanding the code.例文帳に追加

こうして、入力データの要素数を出力データの要素数に揃える必要がなく、２の補数で表記された正負の整数を符号拡張することなく入力可能にしている。 - 特許庁

According to the present invention, a signal delayed for a 1/2N (N is a positive integer) term in advance is input from the outside, so that delay of a delay circuit is not varied by variation of semiconductor manufacturing processes.例文帳に追加

本発明では外部よりあらかじめ1/2N（Nは正の整数）周期遅延させた信号を入力することで、半導体製造プロセスのバラツキによる遅延回路の遅延変動は発生しない。 - 特許庁

The input data are divided by a prescribed positive integer and the obtained quotient is used for an index, which is used to extract a grating point number from a table wherein the quotient is associated with the grating point number.例文帳に追加

この入力データに対して、所定の正整数で除算し、得られた除算結果をインデックスとして、除算結果と格子点番号とを対応させたテーブルから、格子点番号を取り出す。 - 特許庁

To output a desired boosted voltage not limited by an integer times of an input voltage in a charge pump booster circuit, and to output a boosted voltage stabilized against variation in load.例文帳に追加

チャージポンプ式昇圧回路において、入力電圧の整数倍に限定されない所望の昇圧電圧を出力し、かつ負荷変動に対して安定した昇圧電圧を出力すること。 - 特許庁

The input format for these values is an optional sign, a string of numbers possibly containing a decimal point,and an optional exponent field containing an E or e followed by a possibly signed integer string.例文帳に追加

これらの値の入力書式は、符号(省略可能)、数値を示す文字列(小数点を含むこともある)、べき乗フィールド(E 又は e の後ろに符号付き整数を続けたもの。 省略可能)である。 - XFree86

The input format for these values is an optional sign, a string of numbers possibly containing a decimal point, and an optional exponent field containing an E or e followed by a possibly signed integer string.例文帳に追加

これらの入力フォーマットは、符号(無くてもよい)、数値を表す文字列(小数点を含んでも良い)、符号付き整数を伴う E あるいは e からなる指数部分(無くてもよい)で構成される。 - XFree86

This subfield coding device is configured to make an illumination/non-illumination decision for each subfield when gradations with input luminance specified with an input signal are represented while one field is formed of N (N: an integer of ≥2) subfields wherein light emission luminance ratios are set respectively.例文帳に追加

入力信号によって指定される入力輝度での階調表現を、発光輝度比が各々設定されたＮ個（Ｎは２以上の整数）のサブフィールドによって１フィールドを形成して行うに際し、各サブフィールドの点灯／非点灯を決定するサブフィールドコーディング装置である。 - 特許庁

The transmitting unit has a first operation means for receiving an input digital signal as parallel input signals of N (N is an integer of three or more) binary signals and outputting a digital signal for transmission constituted of parallel signals of N binary signals other than binary signals, the all of which become the same binary value.例文帳に追加

送信部は、入力デジタル信号を、Ｎ（Ｎは３以上の整数）個の２値信号の並列入力信号として受け、全てが同じ２値の値となるのを除いたＮ個の２値信号の並列出力信号からなる伝送用デジタル信号を出力する第１の演算手段を備える。 - 特許庁

A logical comb-line filter separates a chrominance carrier signal from a composite video signal sampled with a frequency not being an integer multiple of a chrominance subcarrier frequency fsc and the resulting signal is given to an input terminal 20, and delay circuits 21-30 delay the input respectively by a time T (T is a sampling period).例文帳に追加

色副搬送波周波数ｆｓｃの整数倍でない周波数でサンプリングされたコンポジット映像信号からロジカルコムフィルタにより搬送色信号が分離されて入力端子２０に入力され、遅延回路２１〜３０によりそれぞれ時間Ｔ（Ｔはサンプリング周期）遅延される。 - 特許庁

An input signal change detection unit 20 inputs an input signal Si, having a duty ratio of about 50% and frequency F and outputs a change point detection signal PR/SH, each time the change point thereof is detected, and a frequency multiplication unit 40 has an N-stage shift register to which a clock signal having a frequency 2×N×F (N: an even integer ≥2) is input.例文帳に追加

入力信号変化検出部２０はデューティ比約５０％で周波数Ｆの入力信号Ｓｉを入力してその変化点を検出する毎に変化点検出信号ＰＲ／ＳＨを出力し、周波数逓倍部４０は周波数２×Ｎ×Ｆのクロック信号（Ｎは２以上の偶数の整数）が入力されたＮ段のシフトレジスタを有する。 - 特許庁

The color image processing apparatus extracts image data for units of n pixels (n is an integer not less than 1) in turn from the image data of an input color image and converts the extracted image data into data of a predetermined unit.例文帳に追加

本発明のカラー画像処理装置は、入力されたカラー画像の画像データから、順次、ｎ画素単位（ｎは１以上の整数）で画像データを抽出し、抽出した当該画像データを所定単位に変換する。 - 特許庁

A path setting means 12 sorts the integer values by a boundary value to set a sorted section as a path for transferring the input packet and adjusts the boundary value upon receiving a trouble message or depending on the communication conditions.例文帳に追加

パス設定手段１２は、整数値を境界値で分類して、分類区間を入力パケットを転送すべきパスとして設定し、障害メッセージを受信した場合または通信状態に応じて、境界値を調整する。 - 特許庁

A signal generating part 21 outputs a signal having a frequency whose rate to the atomic resonance frequency is an integer by using the oscillation signal as an input clock, and outputs a modulation signal obtained by phase-modulating the signal.例文帳に追加

信号発生部２１は、発振信号を入力クロックとして、原子共鳴周波数の整数比となる周波数を持つ信号を出力し、信号に位相変調をかけた変調信号を出力する。 - 特許庁

A plurality of amplifiers of numbers which are other than 2N of a fixed array and N is an integer are parallelly arranged by utilizing the hybrid of a fixed array obtained by combining the input ports and output ports of the amplifiers.例文帳に追加

一定の配列の２^Ｎ以外の数であり、Ｎが整数である複数の増幅器が該増幅器の入力ポート及び出力ポートに結合した一定の配列のハイブリッドを利用して並列に配置される。 - 特許庁

In the reverse type amplifier employing an operational amplifier 1, the resistance ratio between a reverse input side resistance and negative feedback resistance is controlled by a digital signal of N bits (N≥2, N is an integer), using an R-2R resistor circuit.例文帳に追加

演算増幅器１を用いた反転型増幅器において、Ｒ−２Ｒ抵抗回路を用いて、反転入力側抵抗と負帰還抵抗の抵抗比をＮビット（Ｎ≧２：整数）のデジタル信号により制御する。 - 特許庁

Then, the pre-stage colorless AWGs and the post-stage colorless AWGs are connected to deviate a transmission wavelength of a center output port in the pre-stage colorless AWGs from a transmission wavelength of a center input port of the post-stage colorless AWGs by nK+L channels ((n) is an integer of ≥0 and L is an integer of ≥1 and smaller than K).例文帳に追加

そして、前段のカラーレスＡＷＧと後段のカラーレスＡＷＧとは、前段のカラーレスＡＷＧにおける中央出力ポートの透過波長と、後段のカラーレスＡＷＧにおける中央入力ポートの透過波長が、ｎＫ＋Ｌチャネル（ｎは０以上の整数、Ｌは１以上かつＫより小さい整数）ずれるように接続されている。 - 特許庁

An instruction input into a decoder 3a has a description of information for specifying registers in a reader 61, an integer adder 67 and the like as a source and a destination, and information for specifying a transferred immediate value, and a bus master 3 thereby controls transfer motion between the registers in the reader 61, the integer adder 67 and the like.例文帳に追加

デコーダ３ａに入力される命令は、読み出し器６１や整数加算器６７等の具備するレジスタを、転送元および転送先として指定する情報と、転送する即値を指定する情報とが記述され、これによりバスマスタ３は、読み出し器６１や整数加算器６７等の具備するレジスタ間の転送動作を制御する。 - 特許庁

In an embodiment, a multi-port optical switch has N one-input, M-output optical switches (M: an integer of ≥N-1), which are interconnected through N-1 output ports.例文帳に追加

一実施形態では、マルチポート光スイッチは、Ｎ個の１入力Ｍ出力光スイッチ（ＭはＮ−１以上の整数）を備え、各１入力Ｍ出力光スイッチは、それぞれＮ−１個の出力ポートを介して相互に接続される。 - 特許庁

When an analog input signal Vin has a feature of EYE pattern, a reference voltage generating circuit 21 outputs (m) ((m) is an integer of ≥2) reference voltages having different voltage values respectively corresponding to the bit accuracy of a digital code Dout'.例文帳に追加

アナログ入力信号ＶinがＥＹＥパターンの特徴を有する場合、基準電圧発生回路２１は、各々異なる電圧値を有し、デジタルコードＤout’のビット精度に応じたｍ（ｍは２以上の整数）個の基準電圧を出力する。 - 特許庁

A first output bit determination part 103 reads a threshold from a threshold storage part 100, and determines an output signal of x bit (x is an integer of ≥1, and further satisfies m>x) according to an input signal and the threshold.例文帳に追加

第１の出力ビット決定部１０３は、閾値記憶部１００から閾値を読み込み、入力信号と閾値とに応じて、ｘビット（ｘは１以上の整数であり、さらにｍ＞ｘを満たす）の出力信号を決定する。 - 特許庁

Concretely, the accumulated pulse number, being an index of the input shaft 26 which is counted when the output rotating member 28 rotates in integer, is known to be set as a predetermined reference pulse number based on the gear condition.例文帳に追加

具体的には、出力回転部材２８が整数回転したときに計数される、入力軸２６の指標となる累積パルス数は、変速状態に応じて予め基準パルス数として設定できることが知られている。 - 特許庁

The digital signal processing circuit 1 applies predetermined operation processing to input data din sequentially inputted in a first frequency and generates output data of a second frequency oversampled into n (n is an integer of 2 or more) times.例文帳に追加

デジタル信号処理回路１は、第１周波数で順次入力される入力データｄｉｎに所定の演算処理を施し、ｎ（ｎは２以上の整数）倍にオーバーサンプリングされた第２周波数の出力データを生成する。 - 特許庁

If the number of lost games is the ceiling number or more and the number of times of signal input from a base point (when the number of lost games reaches the ceiling number or more) is an integer multiple of 20, the sub-CPU changes the stage.例文帳に追加

ハズレ遊技回数が天井回数以上で、基点（ハズレ遊技回数が天井回数以上となったとき）からの信号入力回数が、「２０」の整数倍の回数であるときには、サブＣＰＵは、ステージを変更する。 - 特許庁

Then, the present integral value is input to the subtractor 78, which subtracts the multiplied value from the integral value to be output, to the adder 74, the integral value {(the integral value)-(the integer part)×(1-centering factor)}, subjected to the centering process.例文帳に追加

また、この減算器７８には、現在の積分値も入力され、この積分値から前述の乗算値を減算して、センタリング処理が施された積分値｛積分値−整数部×（１−センタリング係数）｝を加算器７４に出力する。 - 特許庁

A descramble device 20 receives data DIN read from the interleave memory 13 by every n bytes (n is a positive integer) in every column as input and performs descramble based on data positional information S2 output from the DMA device 2 15.例文帳に追加

デスクランブル装置２０はインタリーブメモリ１３から列毎にｎ（ｎは正の整数）バイトずつ読み出されたデータＤＩＮを入力とし、ＤＭＡ装置２ １５から出力されたデータ位置情報Ｓ２を基にして、デスクランブルを行う。 - 特許庁

The transistors Mm (m is an integer from 1 to n) are sequentially turned on by a PWM signal which is given from an input end 331 to be propagated on the input side transmission line, and current which flows in the drain of the transistors Mm is added to current which is propagated in a direction toward an output end 332 on the output side transmission line.例文帳に追加

入力端３３１から与えられて入力側伝送線路を伝播するＰＷＭ信号によってトランジスタＭｍ（ｍは１からｎまでの整数）を順次オンさせ、トランジスタＭｍのドレインに流入する電流と、出力側伝送線路を出力端３３２の方向に伝播する電流とを加算する。 - 特許庁

A filter generating unit 206 of the motion compensation prediction unit 108 first obtains a filter to be applied to the integer pixels of the locally decoded image signal 15 so as to minimize an error between the prediction image signal and the input image signal 11 on the basis of the locally decoded image signal 15 and the input image signal 11.例文帳に追加

動き補償予測器１０８は、まず、フィルタ生成器２０６において、局部復号化画像信号１５と入力画像信号１１とから、予測画像信号と入力画像信号１１との間の誤差が最小になるように、局部復号化画像信号１５の整数画素に対するフィルタを求める。 - 特許庁

The delay amount of a delay element 25 is adjusted such that a loop delay of a loop which returns to an input terminal 21 from an input terminal 20 of an AND circuit 24 through a NAND output terminal 23 is a delay for an "n + 1/2" period (n is integer ≥0) of an output clock signal.例文帳に追加

論理積回路２４の入力端子２０から否定論理積出力端子２３を通じて該入力端子２１へ帰還するループのループ遅延が、出力クロック信号の「ｎ＋１／２」周期（ｎは０以上の整数）分となるような遅延を与えるよう、遅延素子２５の遅延量を調整する。 - 特許庁

The control part 110 outputs a control signal RSP for establishing a pull-up voltage level of the data terminal SDA at a low voltage level in the m-th clock cycle (m is an integer of 1≤m≤n), among the first to n-th clock cycles (n is an integer of ≥2) input to the clock terminal SCK, corresponding to ID information of the memory device 100.例文帳に追加

制御部１１０は、クロック端子ＳＣＫに入力されるクロックの第１〜第ｎ（ｎは２以上の整数）のクロックサイクルのうちの当該記憶装置１００のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである整数）のクロックサイクルにおいて、プルアップされたデータ端子ＳＤＡの電圧レベルを低電位レベルに設定するための制御信号ＲＳＰを出力する。 - 特許庁

After a decimation part 12 decimates pixels from a plurality of pixels of an area of M (M is an integer of 1 or more) pixels × N (N is an integer of 1 or more) pixels into a representative 1 pixel in each coordinate of an input frame, a fitness candidate calculation part 13 calculates a fitness candidate, so that computational complexity for calculating the fitness candidate can be reduced.例文帳に追加

間引き部１２で、入力フレームの各座標において、水平方向にＭ（Ｍは１以上の整数）画素、垂直方向にＮ（Ｎは１以上の整数）画素からなる領域の複数の画素から代表１画素に間引いた後で、適合度候補算出部１３によって適合度候補を算出するので、適合度候補を算出するための演算量を削減することが可能となる。 - 特許庁