「input-output terminal」に関連した英語例文の一覧と使い方(69ページ目) - Weblio英語例文検索

Then, when the signal level of the output terminal 67a is inverted even though the put-out command signal is not outputted, a state deciding means 75b decides that a fraudulent signal is impressed from the outside to a signal line 76 on the input side of the motor driver 77 or a signal line 78 on the output side.例文帳に追加

そして、状態判定手段７５ｂは、払出指令信号が出力されていないのに出力端子６７ａの信号レベルが反転すると、モータドライバ７７の入力側の信号ライン７６または出力側の信号ライン７８に対して不正信号が外部から印加されたと判定する。 - 特許庁

An incoming signal to the center is given respectively to the electric signal input output terminals 3, 4, fed to an optoelectronic signal conversion section 7 via the directional filters 8, 9, where the signal is converted into an optical signal and outputted to the center from an optical signal output terminal 2.例文帳に追加

センタ側に対する上り信号は、電気信号入出力端子３，４よりそれぞれ入力され、方向性ろ波器８，９を介して、電気−光信号変換部７に供給され、光信号に変換された後、光信号出力端子２からセンタ側へ出力される。 - 特許庁

The adder 14 adds the horizontal parabola signal HP1 given by the parabola modulation circuit 12 and the pulse signals P1a, P2a given by the pulse modulation circuit 13 and gives an output signal AD indicating the addition result to one input terminal of a correction current output amplifier 7.例文帳に追加

加算器１４は、パラボラ変調回路１２により与えられた水平パラボラ信号ＨＰ１およびパルス変調回路１３により与えられたパルス信号Ｐ１ａ，Ｐ２ａを加算し、加算結果を示す出力信号ＡＤを補正電流出力アンプ７の一方の入力端子に与える。 - 特許庁

The semiconductor integrated circuit comprises an external connection terminal 1, the electrostatic discharge protective circuit 2, an output circuit 3, an output pre-buffer circuit 4, an input buffer circuit 5, an internal circuit 41, an interpower supply electrostatic discharge protective circuit 6, and a gate voltage control circuit 7.例文帳に追加

本発明の半導体集積回路は、外部接続用端子１と、静電放電保護回路２と、出力回路３と、出力プリバッファ回路４と、入力バッファ回路５と、内部回路４１と、電源間静電放電保護回路６と、ゲート電圧制御回路７とを備えている。 - 特許庁

The semiconductor integrated circuit has a terminal 1 for an external connection, the static-discharge protective circuit 2, an output circuit 3, an output pre-buffer circuit 4, an input buffer circuit 5, an internal circuit 51, the static-discharge protective circuit 6 between power supplies and a substrate-potential control circuit 7.例文帳に追加

本発明の半導体集積回路は、外部接続用端子１と、静電放電保護回路２と、出力回路３と、出力プリバッファ回路４と、入力バッファ回路５と、内部回路５１と、電源間静電放電保護回路６と、基板電位制御回路７とを備えている。 - 特許庁

At an I/O port 20 on the main substrate 16, the two sets of output terminals for outputting code information for indicating instruction contents to the display unit 14A are formed and the code information outputted from one set of the terminal is transmitted through an input-/output connector 36a to the display unit 14A.例文帳に追加

主基板１６上のＩ／Ｏポート２０には、表示ユニット１４Ａへの指示内容を示すコード情報を出力するための出力端子が２組形成され、一方の組の端子から出力されたコード情報は、入出力コネクタ３６ａを介して表示ユニット１４Ａに伝送される。 - 特許庁

In the impedance adjusting means, adjustment of output impedance is performed so that output impedance in the case of watching from an input terminal of an internal C/A bus to the C/A register is made fixed substantially within an operation range of an internal signal outputted from the C/A register.例文帳に追加

インピーダンス調整手段は、内部Ｃ／Ａバスの入力端部からＣ／Ａレジスタ側を見た場合における出力インピーダンスがＣ／Ａレジスタから出力される内部信号の動作範囲内において実質的に一定となるように、該出力インピーダンスの調整を行う。 - 特許庁

A variable-gain amplifier circuit is configured such that a variable-load circuit, which includes three reactance function elements and provides a wide range of impedance variation, is connected to a conductor circuit whose output terminal generates a positive-phase output current proportional to conductance with respect to an input voltage.例文帳に追加

本発明の増幅回路は、３個のリアクタンス機能素子によって構成する広い可変インピーダンス範囲を有する可変負荷回路が、入力電圧に対してコンダクタンスに比例する電流を出力端子から正相出力するコンダクタ回路に接続されている。 - 特許庁

The low-pass filter includes: a PMOS transistor M1 connected between an input terminal LPIN and an output terminal LPOUT; a capacitor C1 connected between the output terminal LPOUT and an earth voltage; a current source 2 for supplying a predetermined first current i1; and a resistance R1 for converting the first current i1 to voltage and supplying the PMOS transistor M1 with the voltage as a gate bias voltage.例文帳に追加

入力端ＬＰＩＮと出力端ＬＰＯＵＴとの間に接続されたＰＭＯＳトランジスタＭ１と、出力端ＬＰＯＵＴと接地電圧との間に接続されたコンデンサＣ１と、所定の第１電流ｉ１を供給する電流源２と、第１電流ｉ１を電圧に変換してＰＭＯＳトランジスタＭ１にゲートバイアス電圧として供給する抵抗Ｒ１とを備えるようにした。 - 特許庁

The battery pack 10 includes a battery holding part 12 and output terminal parts 16, 17 outputting electric power supplied from a battery 11 held in the battery holding part, and capable of commonly mounting on different kinds of apparatuses in which the same shaped-battery pack mounting part having an input terminal part connecting to the output terminal parts 16, 17 is installed.例文帳に追加

電池パック１０は、電池保持部１２と電池保持部に保持された電池１１より供給される電力を出力する出力端子部１６，１７とを備える電池パックであって、出力端子部１６，１７と接続する入力端子部を備える同形状の電池パック装着部が設けられた互いに異なる種類の電子機器に対して、共通して装着可能なことを特徴とする。 - 特許庁

The monitor 90 comprises a deice 911 for displaying an image, a monitor section 91 having a device 912 outputting a sound, a section 95 for coupling the monitor section 91 fixedly to the housing, and a signal input terminal, connected with the signal output terminal when the monitor, is coupled to the housing and receiving a signal from the signal output terminal.例文帳に追加

モニタ装置９０は、画像を表示するための表示デバイス９１１、および、音響出力を行う音響デバイス９１２を有するモニタ部９１と、当該モニタ部９１を筐体に連結固定する固定部９５と、当該モニタ装置が筐体に連結固定されたとき、信号出力端子と接続して当該信号出力端子からの信号を受け入れる信号入力端子とを備える。 - 特許庁

A holder 20 which moves a fulcrum outside the cabinet when pulling load by a coaxial cable is applied is attached detachably on a side wall surface in a booster cabinet 10 wherein an input terminal 13 and an output terminal 14 are arranged to which coaxial cables are attached.例文帳に追加

同軸ケーブルが装着される入力端子１３および出力端子１４が設けられているブースタ筐体１０における側壁面に、同軸ケーブルによる引っ張り加重が印加された際の支点を筐体の外側へ移動させる保持具２０を脱着可能に取り付ける。 - 特許庁

When switching over from the short circuit to the distribution circuit, the MCU 201 turns on the diodes D1, D2, connects the input terminal 21 and the third output terminal 24 to the distribution circuit, after the predetermined times passes, turns off the FET 202 and opens the short circuit.例文帳に追加

ＭＣＵ２０１は、短絡回路から分配回路に切替える場合、ダイオードＤ１、Ｄ２をオン状態にして分配回路に入力端子２１及び第３出力端子２４を接続し、所定時間経過後にＦＥＴ２０２をオフ状態にして短絡回路を開放する。 - 特許庁

A sample hold circuit includes the operational amplifier OP1, a switching element SF1 for feedback provided between the output terminal of the operational amplifier and a summing node NEG as the node of a first input terminal, and a switch signal generating circuit 80 which controls turning-on/off of the switch element for feedback.例文帳に追加

サンプルホールド回路は、演算増幅器ＯＰ１と、演算増幅器の出力端子と第１の入力端子のノードであるサミングノードＮＥＧとの間に設けられた帰還用スイッチ素子ＳＦと、帰還用スイッチ素子のオン・オフを制御するスイッチ信号生成回路８０を含む。 - 特許庁

A charge pump type step-up circuit 201, incorporated in a semiconductor integrated circuit 200, has a vertical npn transistor T0 formed, as the initial charging element of a capacitor C2, in a p-type semiconductor substrate 21 and connected between the input terminal 1 and the output terminal 3.例文帳に追加

半導体集積回路２００に内蔵されるチャージポンプ型の昇圧回路２０１は、コンデンサＣ２の初期充電用素子として、Ｐ型半導体基板２１に形成され、入力端子１と出力端子３間に接続された縦型ＮＰＮトランジスタＴ０を有している。 - 特許庁

In order to enable the terminal equipment 24 to perform optimum color reproduction, the image providing server 21 applies image processing to image data based on a profile for an input device acquired from a data base 22 and the profile for an output device acquired from the terminal equipment 24.例文帳に追加

画像提供サーバ２１は、端末装置２４において最適な色再現を行えるようにするために、データベース２２より取得した入力装置用プロファイル、および端末装置２４より取得した出力装置用プロファイルに基づいて、画像データに画像処理を行う。 - 特許庁

The signal line 50 and the braided wire 52 are pulled out of the coaxial cable 48 and soldered to an input/output terminal 46 of the printed circuit board 43 with the signal line 50 slacked with respect to the braided wire 52, and the braided wire 52 is stranded into a single line and is soldered to a ground terminal 47.例文帳に追加

同軸ケーブル４８から信号線５０及び編組線５２が引き出され、信号線５０が編組線５２に対して弛ませた状態で、回路基板４３の入出力端子４６にハンダ付けされ、編組線５２が一本にまとめられ、アース端子４７にハンダ付けされる。 - 特許庁

In a first coupled line 1, one transmission line (microwave stripline) is connected to an input terminal 11 and one transmission line (microwave stripline) of a second coupled line, and the other microwave stripline is connected to an opened end and an output terminal 12.例文帳に追加

第１の結合線路１は、一方の伝送線路（マイクロ波ストリップ線路）が入力端子１１および第２の結合線路２の一方の伝送線路（マイクロ波ストリップ線路）に接続され、他方のマイクロ波ストリップ線路が開放端および出力端子１２に接続されている。 - 特許庁

Therein, at least one optical waveguide 30 can input the signal wave 99 to an inputting terminal part 31, and at least two optical waveguides 30 arranged on the side nearer to the heater 40 than the optical waveguide 30 can output the signal wave 99 from an outputting terminal part 32.例文帳に追加

そして、少なくとも１つの光導波路３０は、入力用端部３１に信号波９９が入力可能となっており、これよりもヒータ４０に近い側に配置された少なくとも２つの光導波路３０は、出力用端部３２から信号波９９が出力可能となっている。 - 特許庁

A correction circuit 1 is connected between the output terminal OUT of the integrated circuit IC and the signal input terminal IS for current detection, acts only when the switching element Q1 is on, and has a function of further lowering the switching frequency set in the integrated circuit IC.例文帳に追加

補正回路１は、集積回路ＩＣの出力端子ＯＵＴと電流検出用の信号入力端子ＩＳとの間に接続されて、スイッチング素子Ｑ１がオンするときのみ作用し、集積回路ＩＣに設定されているスイッチング周波数をより低下させる機能を有している。 - 特許庁

The laminated low-pass filter 1 includes: inductors 11, 12 connected in series and provided between an input terminal 2 and an output terminal 3; a capacitor 16 connected in parallel with the inductor 11; a capacitor 17 connected in parallel with the inductor 12; capacitors 13, 14, 15; and inductors 6, 7, 8.例文帳に追加

積層型ローパスフィルタ１は、直列に接続されて、入力端子２と出力端子３の間に設けられたインダクタ１１，１２と、インダクタ１１に並列に接続されたキャパシタ１６と、インダクタ１２に並列に接続されたキャパシタ１７と、キャパシタ１３，１４，１５と、インダクタ６，７，８を備えている。 - 特許庁

To provide a high frequency package device in which the resonance frequency of a metal seal ring is high, a reflection loss and an insertion loss of an input terminal and an output terminal are reduced in working frequency, and which has an excellent RF characteristic in such as a millimeter wave, and to provide a manufacturing method for the same.例文帳に追加

メタルシールリングの共振周波数が高く、動作周波数において入力端子及び出力端子の反射損、挿入損を低減し、特にミリ波等の高周波においてＲＦ特性の優れた高周波パッケージ装置およびその製造方法を提供する。 - 特許庁

By a high resistor 8, a potential difference between the anode and gate of the PUT 6 also becomes almost V2d, the anode and cathode of the PUT 6 are turned ON and the route of the input terminal L1A, a resistor 7, the PUT 6, a diode 4, a resistor 5, an output terminal LIB and the fault point of the communication line is constituted.例文帳に追加

高抵抗８により、ＰＵＴ６のアノード、ゲート間の電位差もほぼＶ２ｄとなり、ＰＵＴ６のアノード、カソード間はＯＮし、入力端子Ｌ１Ａ、抵抗７、ＰＵＴ６、ダイオード４、抵抗５、出力端子Ｌ１Ｂ、通信線の障害点のルートが構成される。 - 特許庁

The output terminal of the sample hold circuit 6 is connected to the input terminal of a comparator 7, the comparator 7 outputs when the voltage VM2 of the semiconductor element 4 is lower than the reference voltage Vref to turn on a thyristor 9, thereby causing a light emitting diode 10 to emit light.例文帳に追加

サンプルホールド回路６の出力端子はコンパレータ７の入力端子に接続され、コンパレータ７は被試験用半導体素子４の電圧ＶM2がこの基準電圧Ｖrefを下回った場合に出力され、サイリスタ９をオンすることによって発光ダイオード１０を発光させる。 - 特許庁

In a connecting module, a universal serial bus (USB) memory or an input/output device, connected to a mobile communication terminal, can be selectively connected to a single connecting module provided in the mobile communication terminal, rather than requiring different exclusive connecting modules.例文帳に追加

接続モジュールは、移動体通信端末に接続されるユニバーサルシリアルバス（ＵＳＢ）メモリ又は入出力デバイスが、相互に異なる排他的な接続モジュールを必要とせずに、移動体通信端末に備えられた単一の接続モジュールに選択的に接続することが可能である。 - 特許庁

The buffer BUF is configured so as to switch, corresponding to the control signals, an enable state wherein the differential signal corresponding to the differential signal inputted to the differential input terminal Di is outputted and a disable state wherein current consumption practically becomes zero and the differential output terminal becomes high impedance.例文帳に追加

バッファＢＵＦは、差動入力端子Ｄｉに入力される差動信号に応じた差動信号を出力するイネーブル状態と、消費電流が実質的にゼロとなり、その差動出力端子がハイインピーダンスとなるディスエーブル状態と、が制御信号に応じて切りかえ可能に構成される。 - 特許庁

A logic module 100 is configured as a two-input/one-output multiplexer, which turns either transfer gate of a first transfer gate 104 or a second transfer gate 105 in response to a selection signal inputted from a terminal T5 and decides a signal to be outputted from a terminal T6.例文帳に追加

ロジックモジュール１００は、端子Ｔ５から入力した選択信号に応じて、第１のトランスファゲート１０４、又は、第２のトランスファゲート１０５の何れか一方をオンにして、端子Ｔ６から出力する信号を決定する２入力１出力のマルチプレクサとして構成される。 - 特許庁

A mute means 18 comprises a plurality of n-channel type field effect transistors TR each connected in parallel between the output terminal 1602 of the switching circuit 16 and the input terminal of a low pass filter 20, and a controller 19 for independently controlling turning on/off each of the transistors TR.例文帳に追加

ミュート手段１８はスイッチング回路１６の出力端１６０２とローパスフィルタ２０の入力端２００２との間に並列接続された複数のＮチャンネル型電界効果型トランジスタＴＲと、各トランジスタＴＲのオン、オフを独立して制御するコントローラ１９とを含んで構成されている。 - 特許庁

A resistor 6 having a temperature coefficient greater than the temperature coefficient of the resistor 5 is placed in a feedback circuit from the output terminal of the inverter 2 to the input terminal of the inverter 1 via a capacitor 4 to adjust the charging / discharging start voltage and a charging / discharging time of the capacitor 4.例文帳に追加

インバータ２の出力端子からインバータ１の入力端子へのコンデンサ４を介した帰還経路に、抵抗５の温度係数よりも大きな温度係数を有する抵抗６が配置され、コンデンサ４の充放電開始電圧および充放電時間を調整している。 - 特許庁

Also, the differential waveform corresponding to the logical signal input to the first gate of the 4-terminal double insulation gate field effect transistor on the power source node side is generated in the second gate of the 4-terminal double insulation gate field effect transistor on the output node side as well.例文帳に追加

また、電源ノード側の四端子二重絶縁ゲート電界効果トランジスタの第一ゲートに入力された論信号に対応した微分波形が、出力ノード側の四端子二重絶縁ゲート電界効果トランジスタの第二ゲートにも生じるようにすることで解決する。 - 特許庁

Power source lines (L1, L2) of two inverters (INV1, INV2) in which an input terminal and an output terminal constituting an SRAM memory cell (MC) are intersected and coupled one another are provided separately, and time lag is provided at rise of power source voltage supplied to each power source line.例文帳に追加

ＳＲＡＭのメモリセル（ＭＣ）を構成する互いに入出力端子が交差結合された２個のインバータ（ＩＮＶ１，ＩＮＶ２）の電源ライン（Ｌ１，Ｌ２）をそれぞれ分離して別個に設け、各電源ラインに供給される電源電圧の立ち上がりにタイムラグを設けるようにした。 - 特許庁

The lid unit 5 includes an energizing member 10 for energizing the light source device 31 with stronger force than force connecting the input terminal 314 and the output terminal 41 and a lid 9 engaged to the exterior housing 2 against the energizing force of the energizing member 10 for energizing the light source device 31.例文帳に追加

蓋ユニット５は、入力端子３１４と出力端子４１とが接続される力より強い力で光源装置３１を付勢する付勢部材１０と、光源装置３１を付勢する付勢部材１０の付勢力に抗して外装筐体２に係合される蓋体９と、を備えている。 - 特許庁

The capacitance elements 60 and 61 have capacitance reducing the parasitic capacitance between the input terminal and the output terminal of each of the semiconductor switch elements 20b and 20d at a frequency being N times of the clock frequency of the pulsed signal supplied to the semiconductor switch elements 20b and 20d.例文帳に追加

キャパシタンス素子６０，６１は、半導体スイッチ素子２０ｂ、２０ｄの各々の入力端子と出力端子間の寄生容量を、半導体スイッチ素子２０ｂ、２０ｄに供給されるパルス状信号のクロック周波数のＮ倍の周波数において低減する容量を有する。 - 特許庁

The current limit means 22 controls the potential Vn1 of the first node N1 to reduce a current Idr flowing through the first insulated gate field effect transistor 13 when the potential difference ΔV between the voltage input terminal 11 and the voltage output terminal 12 is larger than a reference value.例文帳に追加

電流制限手段２２は、電圧入力端子１１と電圧出力端子１２間の電位差ΔＶが基準値より大きいときに、第１絶縁ゲート電界効果トランジスタ１３に流れる電流Ｉｄｒを低減するように第１ノードＮ１の電位Ｖｎ１を制御する。 - 特許庁

The digital noise removing system 10 comprises: a delay circuit 11 provided between a signal input terminal T1 and a signal output terminal T2; a bias transformation circuit 12 connected to the delay circuit 11; and a phase synchronous circuit 13 connected to the bias transformation circuit 12.例文帳に追加

デジタルノイズ除去システム１０は、信号入力端子Ｔ１と信号出力端子Ｔ２との間に設けられた遅延回路１１と、遅延回路１１に接続されたバイアス変換回路１２と、バイアス変換回路１２に接続された位相同期回路１３とから構成されている。 - 特許庁

The hard macro cell 15 has I/O terminals 20 and 22 for connection with other hard macro cells, a repeater 24 for improving signal delay or signal waveform quality, an input terminal 26 connecting global wiring for inter-macro cell connection with the repeater 24, and an output terminal 28.例文帳に追加

ハードマクロ１５は、他のハードマクロと接続するための入出力端子２０、２２、信号遅延や信号波形品質改善のためのリピータ２４、ハードマクロ間の接続を行うためのグローバル配線をリピータ２４に接続するための入力端子２６、出力端子２８を備えている。 - 特許庁

The control circuit outputs the acknowledge signal from the acknowledge signal output terminal and subsequently controls data transfer based on a request signal of one requesting device among the plurality of requesting devices in accordance with timing when the request signal inputted from the request signal input terminal is subjected to level change.例文帳に追加

その制御回路は、アクノリッジ信号出力端子からアクノリッジ信号を出力した後に、リクエスト信号入力端子から入力するリクエスト信号がレベル変化するタイミングに応じて、複数のリクエスト装置のうちの１個のリクエスト装置のリクエスト信号に基づくデータ転送を制御する。 - 特許庁

The terahertz spectroscopic device is equipped with a plurality of pore parts (through-pores 12) piercing a substrate 10 and a photonic crystal type waveguide 14 circumferential surrounded by a plurality of the pore parts so as to propagate the terahertz waves between an input terminal 11 and an output terminal 13 in the substrate 10.例文帳に追加

基板１０を貫通する複数の孔部（空孔１２）と、基板１０において、入力端１１と出力端１３との間でテラヘルツ波が伝搬されるように、周囲が複数の孔部に囲まれることによって形成されたフォトニック結晶型の導波路１４とを備える。 - 特許庁

The mounting structure includes a first substrate 11 connected to the output side terminal of the driver IC 2, a second substrate 12 connected to the input side terminal of the driver IC 2 and different from the first substrate 11, and a mold resin 13 for fixing the driver IC 2 to the first substrate 11 and the second substrate 12.例文帳に追加

ドライバーＩＣ２の出力側端子に接続する第１基板１１と、ドライバーＩＣ２の入力側端子に接続する、第１基板１１とは異なる第２基板１２と、ドライバーＩＣ２を第１基板１１及び第２基板１２に固定するモールド樹脂１３と、を備えてなる。 - 特許庁

Relating to the tape carrier substrate, the thickness of at least a part ranging from the output terminal to an adhesive region of the heat radiation material including no connection part of the semiconductor element, is formed thinner than the thickness ranging from the input terminal to the adhesive region of the heat radiation material containing the connection part of the semiconductor element.例文帳に追加

テープキャリア基板は、出力端子部から半導体素子の接続部を含まない放熱材の接着領域までの少なくとも一部の厚さが、入力端子部から半導体素子の接続部を含む放熱材の接着領域までの厚さと比べて薄く形成されている。 - 特許庁

A method for inspecting the printed circuit board makes the printed circuit board for mounting the semiconductor integrated circuit coping with boundary scanning, pass through a thermal impact chamber 2 to give thermal impact so as to push a probe 37 for a wiring pattern in the printed circuit board connected to an input terminal and an output terminal of the semiconductor integrated circuit.例文帳に追加

バウンダリスキャン対応の半導体集積回路が実装されたプリント基板を熱衝撃室２を通過させて熱衝撃を与え、半導体集積回路の入力端子及び出力端子に接続されるプリント基板内配線パターンに対してプローブ３７を押し当てる。 - 特許庁

In the high frequency switch circuit configured in such a manner, high frequency signals from the input terminal 1 to the output terminal 2 are interrupted when the switching elements 4a-4n and 5a-5n are controlled to be off and are transmitted when the switching elements 4a-4n and 5a-5n are controlled to be on.例文帳に追加

このように構成された高周波スイッチ回路において、入力端子１から出力端子２に向かう高周波信号は、スイッチング素子４ａ〜４ｎ，５ａ〜５ｎがオフ制御される場合に遮断され、スイッチング素子４ａ〜４ｎ，５ａ〜５ｎがオン制御される場合に伝送される。 - 特許庁

After starting center loading, connection between a personal computer and the modem is established singly within the control station and connection between a processing part and the modem is established singly within each terminal station (Both of the modems of the control station and the terminal stations are enabled to input/output data).例文帳に追加

センタローディング起動後、統制局内でパソコンとモデム間での接続確立を単独で行うと共に各端末局内で処理部とモデム間で接続確立を単独で行う（統制局のモデム及び端末局のモデムが共にデータを入出力できる状態にする）。 - 特許庁

As regards the timing arc sharing either an input terminal In or an output terminal Out with the representative arc, the arithmetic processing unit 120 searches the timing constraint by executing simulation to partial conditions extracted from the basic condition group.例文帳に追加

また、演算処理装置１２０は、その基本条件群から一部の条件を抽出し入力端子Ｉｎ及び出力端子Ｏｕｔのいずれかを代表タイミングアークと共有するタイミングアークについては、その一部の条件に対してシミュレーションを実行することによりタイミング制約を求める。 - 特許庁

When detecting that a recording medium 20 created by using a schedule editing terminal 10 is loaded on an input/output part 34, a control part 31 of a display control terminal 30 reads an automatic data transfer program stored in the recording medium 20 and executes it.例文帳に追加

表示制御用端末３０の制御部３１は、スケジュール編集用端末１０を用いて作成された記録媒体２０が、入出力部３４に挿着されたことを検知すると、記録媒体２０に格納されているデータ自動転送プログラムを読み込み、実行する。 - 特許庁