「memory block」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

Then, whether or not data stored in a cache memory 80 should be stored in a corresponding area in a non-volatile memory 70 is decided based on the obtained block number and a block number stored in a block number storing part 90.例文帳に追加

そして、この求めたブロック番号とブロック番号記憶部９０が記憶するブロック番号とに基づいて、キャッシュメモリ８０に記憶されているデータを不揮発性メモリ７０内の対応するエリアに記憶させるか否かを決定する。 - 特許庁

When detecting that a residual number of the unused spare memory blocks as the alternative destination reaches a first prescribed value in the main memory chip, formatting processing of a memory block inside the sub memory chip is started.例文帳に追加

そして、メインメモリチップで、代替先として未使用の予備メモリブロックの残り数が第１の所定値に達したことを検出したときに、サブメモリチップ内のメモリブロックのフォーマット処理を開始する。 - 特許庁

To accurately diagnose a memory size and conduct the diagnosis as to whether the memory operates normally or not even in the case where a physical memory configuration of an option substrate is inconsistent with the size of a memory block to be diagnosed.例文帳に追加

オプション基板の物理的なメモリ構成と診断するメモリブッロクのサイズと一致しない場合においても、メモリサイズを正確に診断し、かつメモリが正常に動作しているかの診断を行なう。 - 特許庁

A predetermined programs or data are written in a flash memory 12, and security information regarding whether or not to inhibit a memory from reading out to the outside for each block of the flash memory 12 is written in a flash memory 13.例文帳に追加

フラッシュメモリ１２には、所定のプログラムやデータが書き込まれ、フラッシュメモリ１３には、このフラッシュメモリ１２のブロック毎に外部への読み出しを禁止するか否かのセキュリティ情報が書き込まれる。 - 特許庁

When a CPU reads from a memory area, the frequency of the pixel clock and the memory reading clock is adjusted according to the frequency of the CPU update on- screen memory and the variation of the CPU change on-screen memory block.例文帳に追加

CPUがメモリ・エリアから読出しを行う場合、ピクセル・クロックおよびメモリ読出しクロックの周波数はCPU更新オンスクリーン・メモリの周波数およびCPU変更オンスクリーン・メモリ・ブロックの変分に応じて調整される。 - 特許庁

Vertical transistors (SV0, SV1) and a memory block having memory cells constituted of memory elements (PCM0, PCM1), in which the resistance value changes with the temperature given to the upper parts, are laminated, and a non-volatile memory of high integration is formed.例文帳に追加

縦型トランジスタ(SV0,SV1)と、その上方に与えられる温度によりその抵抗値が変化する記憶素子(PCM0,PCM1)で構成されるメモリセルを有するメモリブロックを、積層させ、高集積な不揮発メモリを実現する。 - 特許庁

A memory cell comprises a dual gate transistor, where a ferroelectric is connected to one gate part, a plurality of the memory cells are connected in series to constitute a memory block, and a plurality of memory blocks are arranged to form a memory cell array.例文帳に追加

一方のゲート部分に強誘電体が接続されたデュアルゲートトランジスタによりメモリセルを構成し、このメモリセルを複数個直列接続してメモリブロックを構成し、このメモリブロックを複数個配置してメモリセルアレイを構成する。 - 特許庁

Data are transferred among the memory blocks 1, 2, 3, and 4 so that at least one memory block becomes empty on the basis of reference information obtained from the nonvolatile memory 10.例文帳に追加

揮発性メモリ１０から得られる参照情報に基づいて、少なくとも１つのメモリブロックが空きメモリブロックとなるように、メモリブロック１，２，３，４間でデータを転送する。 - 特許庁

A row address pointer 1 corresponding to a plurality of memory circuits 51 included in one memory block outputs a row selection signal Qri to the respective memory blocks 31 to 3y.例文帳に追加

１つのメモリブロックに含まれる複数のメモリ回路５１に対応する行アドレスポインタ１から各メモリブロック３１〜３ｙへ行選択信号Ｑｒｉを出力する。 - 特許庁

If one of the resources is a memory, then the memory is allocated to the partition or de-allocated from the partition one logical memory block at a time.例文帳に追加

リソースのうちの１つがメモリである場合には、メモリは、１度に１の論理メモリ・ブロックがそのパーティションに割り当てられるか、またはそのパーティションから、割当てを解除される。 - 特許庁

To provide a method for accessing memory which does not need memory cell separately to record a use state of a memory block, in order to solve various problems caused by prior art.例文帳に追加

従来の技術による諸問題を解決するため、メモリーブロックの使用状態を記録するために別途にメモリーセルを必要としないメモリーのアクセス方法を提供する。 - 特許庁

First memory cells MCBl, MCBr to store data patterns to be retrieved and second memory cells MCAl, MCAr to store retrieval data patterns are arranged on a memory sub-block.例文帳に追加

メモリサブブロックに、被検索データパターンを格納する第１のメモリセルＭＣＢｌ，ＭＣＢｒ、および検索データパターンを格納する第２のメモリセルＭＣＡｌ，ＭＣＡｒを設ける。 - 特許庁

At least some of the data are transferred by the direct memory access controller in units of a block between the first memory and the second memory accessible by the processor.例文帳に追加

ダイレクト・メモリ・アクセス・コントローラによって、データの少なくとも一部が、第１のメモリとプロセッサによってアクセス可能な第２のメモリとの間でブロック単位で転送される。 - 特許庁

To provide a memory device and a memory accessing method for being applied to a Reed-Solomon decoder of a fast block pipeline structure, and the Reed-Solomon decoder provided with the memory device.例文帳に追加

高速のブロックパイプライン構造のリード-ソロモンデコーダに適用するためのメモリ装置及びメモリアクセス方法並びにそのメモリ装置を備えたリード-ソロモンデコーダを提供すること。 - 特許庁

To provide a non-volatile semiconductor memory in which the memory cell of a hidden block can be accessed without inputting an address at the time of a hidden mode when a hidden block is accessed by protecting every small block without increasing the memory chip area.例文帳に追加

本発明の目的は、メモリチップ面積を増大させることなく、小さなブロック毎に保護をかけ、且つ、ヒドンブロックをアクセスするヒドンモードの時にはアドレスを入力せずにヒドンブロックのメモリセルのアクセスを行うことができる不揮発性半導体記憶装置を提供することである。 - 特許庁

When compressed data are already written to a memory block allocated at the acquisition request, a storage device confirms whether there is an unused area, obtains a memory management block from an emptiness list when there is an unused area, and allocates the unused area to a divided memory block (steps 120 to 130).例文帳に追加

記憶装置では、獲得要求に基づいて割り付けたメモリブロックに圧縮データが書き込まれていると、未使用領域の有無を確認し、未使用領域があるときには、空リストからメモリ管理ブロックを取得し、この未使用領域を分割したメモリブロックに割り当てる（ステップ１２０〜１３０）。 - 特許庁

The storage device includes: an interface 11 capable of receiving a content search request; a first memory block storing a file 121 and an inverted file 122 corresponding to a content included in the file 121; a second memory block 13 storing a file search table 131; and a controller 14 for controlling signal transmission and reception of the interface 11, the first memory block 12 and the second memory block 13.例文帳に追加

コンテンツの検索要求が入力可能なインターフェース１１と、ファイル１２１と、ファイルが含むコンテンツに対応する転置ファイル１２２とを格納する第１のメモリブロック１２と、ファイル検索テーブル１３１を格納する第２のメモリブロック１３と、インターフェース１１と第１のメモリブロック１２と第２のメモリブロック１３の信号送受信を制御するコントローラ１４とを備える。 - 特許庁

The source line SL of a memory cell Trm formed in the N well of a memory cell array 11 is connected commonly to a column source line CSL being a source line in a block and a block source source line BSL in common, and is connected to a source line MSL outside the block via a block source select gate BSSG.例文帳に追加

メモリセルアレイ１１のＮウェルに形成したメモリセルＴｒｍのソース線ＳＬを、ブロック内ソース線であるカラムソース線ＣＳＬおよびブロックソース線ＢＳＬで共通に接続するとともにブロックソースセレクトゲートＢＳＳＧを介してブロック外ソース線ＭＳＬに接続する。 - 特許庁

In order to distinguish a defective block in a memory cell array, the defective block data is written into the defective block so that the threshold voltage of all or a specific part of memory cells in the defective block may be larger than the word line voltage VB applied to a selection word line when reading low-order page data.例文帳に追加

メモリセルアレイ中の不良ブロックを区別するため、不良ブロック中のメモリセルの全部又は特定の一部の閾値電圧が、下位ページデータを読み出す場合に選択ワード線に印加されるワード線電圧ＶＢより大きくなるよう、不良ブロックへの不良ブロックデータの書き込みを行なう。 - 特許庁

The nonvolatile semiconductor memory device of this invention has a memory cell array consisting of a plurality of memory blocks in which electrically rewritable memory cells are arranged and performs a pre-program in which thresholds of all the memory cells in a selected memory block are considered as positive before erasing pieces of data about all the memory cells in the selected memory block among the plurality of memory blocks.例文帳に追加

本発明の不揮発性半導体記憶装置は、電気的に書き換え可能なメモリセルが配列された複数のメモリブロックでなるメモリセルアレイを有する不揮発性半導体記憶装置であって、前記複数のメモリブロックのうちの選択したメモリブロックにおける全ての前記メモリセルのデータを消去する前に、前記選択したメモリブロックにおける全ての前記メモリセルのしきい値を正とするプリプログラムを行うことを特徴としている。 - 特許庁

To provide a nonvolatile storage device for efficiently utilizing the memory capacity of a memory block when handling read-only data of the data capacity of one memory block or more, and increasing a processing speed in writing/reading target data.例文帳に追加

１メモリブロックのデータ容量以上の読み出し専用データを扱う場合、メモリブロックの記憶容量を効率的に利用でき、対象データの書き込み、読み出し時の処理速度の向上が可能な不揮発性記憶装置を提供する。 - 特許庁

Then, a debugging control part 2 sets up an inner block grasped by the memory I/F part 1 and accessing the external memory 8 at the time of the occurrence of a trouble and the address area of the inner block from the memory I/F part 1 in the register 4 based on the instruction.例文帳に追加

すると、デバッグ制御部２は、この命令により、メモリＩ／Ｆ部１からメモリＩ／Ｆ部１が把握している、不具合発生時に外部メモリ８をアクセスしている内部ブロックと、そのアドレス領域とをレジスタ４に設定する。 - 特許庁

Next, when the power supply from the main power source is resumed, the memory control means transfers the controlling data to the RAM from the second memory block 70 to execute 'data restoration processing', and erases the data of the first memory block 60.例文帳に追加

次に主電源からの電力供給が再開されたときに、メモリ制御手段は、第２メモリブロック７０からＲＡＭに制御用データを転送して「データ復旧処理」を実行すると共に、第１メモリブロック６０のデータを消去する。 - 特許庁

When write-in is performed for a flash memory divided into plural memory cell array block, occurrence of drain-disturb is suppressed by equalizing the gate voltage and the source voltage of a memory cell array block, to which write-in is not performed, to the drain voltage.例文帳に追加

複数メモリセルアレイブロックに分割されたフラッシュメモリに書き込みを行う場合、書き込みを行わないメモリセルアレイブロックのゲート電圧、ソース電圧の条件をドレイン電圧と同電位にすることで、ドレインディスターブの発生を抑制する。 - 特許庁

A 1st processing block 1 connected with an information input block 97 including the keyboard 201 is arranged, and is connected with a 2nd processing block 98 connected with a display part 2 having a memory effect.例文帳に追加

キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁

A first processing block 1 connected to an information input block 97 including a keyboard 201 is arranged and it is connected to a second processing block 98 to which a display part 2 having memory effect is connected.例文帳に追加

キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁

A 1st processing block connected to an information input block 97 including the keyboard 201 is provided and connected to a 2nd processing block 98 to which a display part 2 with memory effect is connected.例文帳に追加

キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁

A data transfer control section 104 makes the block image data from the block extraction section 102 correspond to the block support information from the pre-arithmetic section 103 and stores them into a memory 105.例文帳に追加

データ転送制御部１０４は、ブロック抽出部１０２からのブロック画像データと、プリ演算部１０３からのブロック補助情報とを対応させてメモリ１０５に記憶する。 - 特許庁

The single memory pool can comprise sub-pools including a super-block pool comprising a plurality of super-block objects, a node pool comprising a plurality of node objects, and a block pool comprising a plurality of blocks.例文帳に追加

単一のメモリプールは、複数のスーパーブロックオブジェクトを有するスーパーブロックプールと、複数のノードオブジェクトを有するノードプールと、複数のブロックを有するブロックプールとを含むサブプールを備え得る。 - 特許庁

To update data in less than all of the pages of a non-volatile memory block, by programming new data on unused pages of either the same block or other block.例文帳に追加

同じブロックまたは別のブロックのいずれかのブロックの未使用ページに新しいデータをプログラムすることにより、不揮発性メモリブロックのページのすべてよりも少ないページ数でデータを更新する。 - 特許庁

Blocks selected by the prescribed standard such as the head block, a block which are recorded with a specific language are obtained, a block within remaining memory capacity is selected, and further blocks are obtained.例文帳に追加

先頭ブロック、特定の言語で記録されたブロック、などの所定の基準で選択されたブロックを取得し、残りのメモリ容量以内のブロックを選択してさらに取得する。 - 特許庁

A block read part 112 segments and reads in an image block of m×n pixels from a memory 111, where a decoded image is stored, and the image block is inputted to a DCT operation part 113.例文帳に追加

ブロック読み込み部１１２は復号画像を蓄積するメモリ１１１からｍ×ｎ画素の画像ブロックを切り出して読み込み、その画像ブロックをＤＣＴ演算部１１３に入力する。 - 特許庁

A first processing block 1, connected to an information input block 97 including a keyboard 201, is connected to a second processing block 98 to which a display part 2 having memory effect is connected.例文帳に追加

キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁

A controller for controlling access to the flash memory 2 where data can be erased per block, is given data for writing together with a logical block address indicating a logical block by a host system 20.例文帳に追加

ブロック単位にデータの消去が可能なフラッシュメモリ２のアクセスを制御するコントローラにおいて、ホストシステム２０から論理ブロックを示す論理ブロックアドレスと共に書込み用データが与えられる。 - 特許庁

A peripheral macro block information holding unit 120 prepares memory areas of pieces of adding 1 to a macro block number N included in a frame width, and holds macro block information corresponding to respective areas.例文帳に追加

周辺マクロブロック情報保持部１２０は、フレーム幅に含まれるマクロブロック数Ｎに１を加えた数のメモリ領域を備え、それぞれ対応するマクロブロック情報を保持する。 - 特許庁

A first processing block 1 connected to an information input block 97 including a keyboard 201 is arranged, and it is connected to a second processing block 98 to which a display part 2 having memory effect is connected.例文帳に追加

キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁

A first processing block 1 connected to an information input block 97 including a keyboard 201 is connected to a second processing block 98 to which a display part 2 having a memory effect is connected.例文帳に追加

キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁

A programming method of the nonvolatile data storage device including a plurality of memory blocks sharing one block word line includes the steps of: selecting the plurality of memory blocks, applying program voltage to a selected word line of a memory block in which the program is executed among the plurality of memory blocks, and applying bipolar-prohibited voltage to a word line of a memory block in which a program in the plurality of memory blocks is prohibited.例文帳に追加

一つのブロックワードラインを共有する複数のメモリブロックを含む不揮発性データ貯蔵装置のプログラム方法は、前記複数のメモリブロックを選択する段階と、前記複数のメモリブロックの中でプログラムが実行されるメモリブロックの選択されたワードラインにプログラム電圧を印加する段階と、前記複数のメモリブロックの中のプログラムが禁止されるメモリブロックのワードラインにバイポーラ禁止電圧を印加する段階とを含む。 - 特許庁

To provide a nonvolatile semiconductor memory in which suppressing dispersion of thresholds of memory cell transistors in an erasure block can be easily controlled.例文帳に追加

消去ブロック内のメモリセルトランジスタのしきい値のばらつきを抑える制御が容易な不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device for preventing deterioration of capacitor characteristics at a terminal end of a memory cell block, and to provide a method of manufacturing the same.例文帳に追加

メモリセルブロック終端部でのキャパシタ特性の劣化を防止する半導体記憶装置及びその製造方法を提供する。 - 特許庁

A block of memory is repeatedly overwritten using a data pattern in each memory bank up to the number of hidden spare blocks in one embodiment.例文帳に追加

一つの実施例では、メモリのブロックが、隠された代替ブロックの数まで、各メモリバンク内のデータパターンを用いて繰り返し上書きされる。 - 特許庁

The FIFO memory has a writing pointer 10, a memory block 20, a reading pointer 30 and an operation state detecting part 40.例文帳に追加

本発明のＦＩＦＯメモリは、書き込みポインタ１０と、メモリブロック２０と、読み出しポインタ３０と、動作状態検出部４０とを有する。 - 特許庁

To reduce the number of times of memory access when calculating a pixel value of a reference block, and to decrease memory access bands required for a moving picture decoding apparatus.例文帳に追加

参照ブロックの画素値を算出する際にメモリアクセスの回数を削減し、動画復号装置に必要なメモリアクセス帯域を減らす。 - 特許庁

A simple decoder 81 decodes a received data stream and outputs a macro block length to a memory 83 and a DC component to a memory 84.例文帳に追加

簡易復号器８１は、入力されたデータストリームを復号し、マクロブロック長をメモリ８３に、DC成分をメモリ８４に出力する。 - 特許庁

The semiconductor memory has a function to divide a page in the memory cell array into a plurality of e segments and to check the presence of fail bits for each segment in block.例文帳に追加

メモリセルアレイ内のページを複数のセグメントに分割し、各セグメント毎にフェイルビットの存否を一括検知する機能を具備する。 - 特許庁