「memory-access」に関連した英語例文の一覧と使い方(60ページ目) - Weblio英語例文検索

The RAM control circuit 9 has the forming function of an ACK signal for informing completion of access to the external memory 10.例文帳に追加

ＲＡＭ制御回路9は外部メモリ10へのアクセスが完了したことを知らせるACK信号の生成機能を有する。 - 特許庁

To provide a method for enabling a first processor to access a memory associated with a second processor.例文帳に追加

第２のプロセッサに関連付けられたメモリに第１のプロセッサがアクセスすることを可能にするための方法を提供すること。 - 特許庁

The restore-access transistor couples the memory capacitor to a restore-bit line (RBL) conforming to a signal on a restore-word line (RWL).例文帳に追加

リストアアクセストランジスタは、リストアワード線（ＲＷＬ）上の信号に従ってメモリキャパシタをリストアビット線（ＲＢＬ）に結合する。 - 特許庁

A memory control unit is arranged between the first processor and the memory, and when detecting output of the processing request and output of the state signal, executes inhibition control for inhibiting the access request from being supplied to the memory.例文帳に追加

メモリ制御部は、第１プロセッサとメモリとの間に配置され、処理要求の出力と状態信号の出力とを検出したときに、アクセス要求のメモリへの供給を禁止する禁止制御を実行する。 - 特許庁

According to the present invention, access time to an external memory and memory size are reduced by generating the physical address by emulating an internal translation table function without directly accessing a translation table of the external memory.例文帳に追加

本発明によれば、外部メモリの変換テーブルを直接アクセスせずに内部変換テーブル機能をエミュレーションして物理的アドレスを生成することで外部メモリのアクセス時間及びメモリの大きさを減らすことができる。 - 特許庁

To speed up memory access, reduce an area in a memory chip, and reduce the number of a defective repair processes by a laser repair system in a semiconductor device having a chip-on-chip structure constituted of a logic chip and a memory chip.例文帳に追加

ロジックチップとメモリチップとで構成されたチップオンチップ構造を持つ半導体装置において、メモリアクセスを高速化し、メモリチップの面積を削減し、かつレーザリペア装置による欠陥リペア工程数を削減する。 - 特許庁

This constitution can reduce access frequency to the display memory means when writing from an interface of an outside control means such as MCU (Multipoint Control Unit) to the display memory means and when the drive means reads it from the display memory.例文帳に追加

これにより、ＭＣＵなどの外部の制御手段とのインターフェースから表示メモリ手段への書き込み時及び駆動手段が表示メモリから読み出す時に、表示メモリ手段へのアクセス頻度を減少させる。 - 特許庁

The first bus masters 50 and 52 can also make access to the second external memory 34 via the low speed bus 40 and the external memory controller 72, and thus, the second external memory 34 is owned in common by the first and second bus masters.例文帳に追加

第１のバスマスタ５０，５２は低速バス４０，外部メモリコントローラ７２を介して第２の外部メモリ３４にもアクセス可能とすることができ、こうして第２の外部メモリ３４は第１，第２のバスマスタに共有される。 - 特許庁

To suppress wasteful consumption of a low hierarchy cache access pipeline by a hardware prefetch request issued from a cash memory of high hierarchy to a cache memory of low hierarchy in a cache memory having a plurality of hierarchies.例文帳に追加

複数階層のキャッシュメモリにおいて、上位階層のキャッシュメモリから下位階層のキャッシュメモリに発行されるハードウエアプリフェッチの要求により、無駄な下位階層キャッシュアクセスパイプラインが消費されるのを抑制する。 - 特許庁

When the inhibit signals 44 and 74 are inputted, one common memory (dual port memory) 2 waiting for access to the memory is used to avoid the bus fight of parallel data, and serial data can be transmitted and received at the same time.例文帳に追加

これら禁止信号４４、７４が入力されているときは、メモリへのアクセスを待つ１個の共通メモリ（デュアルポートメモリ）２を使用してパラレルデータのバスファイトを回避し、シリアルデータの同時送受信動作を可能にする。 - 特許庁

To provide a hybrid drive device having an optical disk device combined with a high-speed accessible memory such as flash memory; to which an extended memory allowing a high-speed access and having a larger capacity can be added.例文帳に追加

光ディスク装置とフラッシュメモリ等の高速アクセス可能なメモリを組み合わせたハイブリッドドライブ装置において、より大容量の高速アクセス可能なメモリを追加出来る拡張メモリ付きハイブリッドドライブ装置を提供すること。 - 特許庁

A control device, a plurality of processing units, a plurality of local memory units as a base on which the processing unit executes a program, a direct memory access, a controller and shared main memory are included in a common computing module.例文帳に追加

共通のコンピューティング・モジュールの中には、制御装置と、複数の処理ユニットと、処理ユニットがプログラムを処理する元となる複数のローカルメモリと、ダイレクト・メモリ・アクセスと、コントローラと、共用メイン・メモリとが含まれる。 - 特許庁

Thus, since memory access depending on the interleave sequences is sequentially obtained by simple calculation, the memory for holding the interleave system becomes unnecessary, and a memory amount and a circuit scale are minimized.例文帳に追加

これにより、インタリーブ系列に依存するメモリアクセスを簡易な計算で逐次的に得ることができるため、インタリーブ系列を保持するためのメモリが不要になり、メモリ量や回路規模を小さく抑えることができる。 - 特許庁

For the access control over the external memory, the PCI controllers have a register field indicating whether the memory controller is made to prefetch read data and further have a register field indicating the fetch size (burst length) of the read data by the memory controller.例文帳に追加

外部メモリのアクセス制御においてＰＣＩコントローラがメモリコントローラにリードデータをプリフェッチさせるか否か指示するレジスタフィールド、メモリコントローラによるリードデータのフェッチサイズ（バースト長）を指示するレジスタフィールドを持つ。 - 特許庁

Memory banks (BNK0-BNK3) have nonvolatile memory sections (FARY0-FARY3) and two buffer sections (BMRYi(L), BMRYi(R)) which can store respectively information of an access unit of the nonvolatile memory section.例文帳に追加

メモリバンク（ＢＮＫ０〜ＢＮＫ３）は不揮発性メモリ部（ＦＡＲＹ０〜ＦＡＲＹ３）と前記不揮発性メモリ部のアクセス単位の情報を夫々格納可能な２個のバッファ部（ＢＭＲＹｉ（Ｌ）、ＢＭＲＹｉ（Ｒ））とを有する。 - 特許庁

A sequence command means 11 determines a range of the sequence of a memory cell M in the memory 2 based on information related to the access and creates a sequence command signal S4 commanding the determined range of the sequence to the memory 2.例文帳に追加

配列指示手段１１は、アクセスに関する情報を基に、メモリ２におけるメモリセルＭの配列の範囲を決定し、メモリ２に対して、決定した配列の範囲を指示する配列指示信号Ｓ４を生成する。 - 特許庁

Since address information is not used for selecting a redundant memory cell, a time required for selecting a redundant memory cell after selection of a word line can be shortened, delay of access time can be prevented in relieving a memory cell.例文帳に追加

冗長メモリセルの選択にアドレス情報を使用しないため、ワード線が選択された後、冗長メモリセルが選択されるまでの時間を短縮でき、メモリセルの救済時にアクセス時間が遅くなることを防止できる。 - 特許庁

Speed of information to a processor responding to a discriminated result and access operation used for a cache holding mechanism in the memory 200 can be increased by performing hit discrimination of the cache holding mechanism by both of the memory controller 113 and the memory 200.例文帳に追加

キャッシュ保持機構のヒット判定をメモリコントローラとメモリの双方で行うことにより、判定結果に応答するプロセッサへの通知、メモリにおけるキャッシュ保持機構を用いるアクセス動作、を高速化できる。 - 特許庁

To provide a disk controller having a cache memory part and a shared memory part capable of making it unnecessary to increase the number of the shared memory part, and preventing access performance form being deteriorated.例文帳に追加

キュッシュメモリ部と共有メモリ部の二種類のメモリを有するディスク制御装置において、キュッシュメモリ部を増設に応じて、共有メモリ部を増設する必要をなくし、しかも、アクセス性能を低下させないようにする。 - 特許庁

To prevent potential fluctuation of a power supply line which is caused by the suspension of clock supply to a memory array on non-memory access, and to reduce electric power which is consumed wastefully by clock supply to the memory array.例文帳に追加

非メモリアクセス時のメモリアレイに対するクロック供給の停止により発生する電源ラインの電位変動を抑え、かつメモリアレイに対するクロック供給によって無駄に消費している電力を削減する。 - 特許庁

To provide an access method of color data to an image memory capable of accessing efficiently when the color data are stored in the image memory and when the color data are read out from the image memory.例文帳に追加

この発明は、カラーデータを画像メモリに格納する際および画像メモリからカラーデータを読み出す際に、効率よくアクセスすることが可能となるカラーデータの画像メモリへのアクセス方法を提供することを目的とする。 - 特許庁

The memory of the upstream side processor unit can be accessed from a host processor unit 4, the processor 9 and the memory access controller 11 and the memory of the downstream side processor unit can be accessed from the host processor unit, the processor 116 and the reception part.例文帳に追加

上流側プロセッサユニットのメモリへは、ホストプロセッサユニット４、プロセッサ９、メモリアクセスコントローラ１１からアクセス可能であり、下流側プロセッサユニットのメモリへは、ホストプロセッサユニット、プロセッサ１１６、受信部からアクセス可能である。 - 特許庁

A programmable controller allocates memory banks corresponding to the main memory of a CPU to each module for arrangement, and the CPU can perform the direct access by selecting the memory bank in the modules by a slot number.例文帳に追加

本プログラマブルコントローラは、ＣＰＵの主メモリに対応するメモリバンクを各モジュール内に割り当てて配置するとともに、ＣＰＵは、スロット番号により当該モジュール内のメモリバンクをセレクトしてダイレクトアクセス可能とした。 - 特許庁

To provide a method and a device for inspecting a memory, in which the number of access to the memory is reduced and the electric conduction of the address lines and data lines of memory parts loaded on a board is confirmed in a short inspection time.例文帳に追加

メモリへのアクセス回数を少なくし、短い検査時間でボード上に搭載したメモリ部品のアドレス線とデータ線の導通を確認するメモリー検査方法およびメモリー検査装置を提供する点にある。 - 特許庁

Increase of area storing data obtained from the second memory and increase of the number of stored columns give a role as a FIFO memory, margin in memory access time, to thus allow data processing.例文帳に追加

第２のメモリから得られたデータを格納するエリアを拡張し、格納するカラム数を増やすことによって、ＦＩＦＯメモリとしての役割を持たせ、メモリアクセス時間に余裕を持たせ、これによって、データ処理を可能とする。 - 特許庁

A memory map generation part 106 generates memory map information to change the arrangement of objects so that the objects whose access is performed at the same time is prevented from being arranged on the same line of the cache memory 105 based on trace information obtained by tracing the instruction or data accessed by the processor 103 or the access log to the memory 104 of the processor 103.例文帳に追加

メモリマップ生成部１０６は、プロセッサ１０３によりアクセスされた命令またはデータをトレースしたトレース情報とプロセッサ１０３のメモリ１０４へのアクセスログとに基づいて、同時にアクセスが発生するオブジェクトをキャッシュメモリ１０５の同一ライン上に配置しないようにオブジェクトの配置を変更するメモリマップ情報を生成する。 - 特許庁

Also, the semiconductor storage device 1 has a conversion means for converting an address to be accessed so as to perform memory-access to the memory cell blocks 2 prepared on the top section 6 when the memory access to the deficiency part 4 is requested, and for virtually equalizing the number of memory cell blocks of the deficiency part 4 to be connected to the same plate line.例文帳に追加

また、半導体記憶装置１は、欠損部４に対するメモリアクセス要求があった場合、頂部６に設けられたメモリセルブロック２に対してメモリアクセスを行うようにアクセス先のアドレスを変換し、欠損部４の、同一のプレート線に接続されるメモリセルブロックの個数を仮想的に等しくする変換手段を有している。 - 特許庁

In this boot coding method, an electronic device has: a read only memory storing a first stage boot code 12; a second stage boot code 16; a boot random access memory 18 receiving the second stage boot code when executing the first stage boot code; and a system memory 20 connected to the boot random access memory, executing the second stage boot code.例文帳に追加

第１段階ブートコード（１２）を記憶するリードオンリーメモリと、第２段階ブートコード（１６）と、前記第１段階ブートコードの実行時に前記第２段階ブートコードを受信するブートランダムアクセスメモリ（１８）と、そして前記ブートランダムアクセスメモリに接続し、前記第２段階ブートコードを実行するシステムメモリ（２０）とを具備した電子デバイスを提供する。 - 特許庁

This memory managing system is provided with at least one request queue constituted to hold the request of access to a memory, a queue/ memory handler configured to provide memory access to the request of the queue, and a queue level signal configured to generate a signal showing the density of requests remained in the queue.例文帳に追加

メモリ管理システムは、メモリへのアクセスの要求を保持するように構成される少なくとも１つの要求待ち行列と、前記待ち行列の要求にメモリアクセスを提供するように構成される待ち行列・メモリハンドラと、前記待ち行列に残っている要求の濃度を示す信号を生成するように構成される待ち行列レベル信号器と、を含む。 - 特許庁

Then, when the task programmed to have a data area in the first memory is transferred to the second memory and executed by the second CPU, an address translation circuit (160) is provided for converting the address output from the second CPU such that the access to the first memory using the task may become the access to the second memory.例文帳に追加

そして、上記第１メモリ内にデータ領域を持つようにプログラムされたタスクが上記２メモリに転送されて上記第２ＣＰＵで実行される場合、上記タスクによる上記第１メモリへのアクセスが上記第２メモリへのアクセスとなるように、上記第２ＣＰＵから出力されたアドレスを変換するためのアドレス変換回路（１６０）を設ける。 - 特許庁

To provide a functional memory access control system capable of easily assigning, in case of connecting a functional memory performing application specific processing such as image processing on a memory bus having no wait function, a pseudo wait function thereto, and ensuring access to data after ending the processing, a functional memory device, and a control method and a program therefor.例文帳に追加

ウェイト機能を持たないメモリバス上において、画像処理等の特定用途向け処理を行う機能メモリを接続した場合に簡単に擬似ウェイト機能を持たせることが可能であり、処理終了後のデータへのアクセスを確実に行うことができる機能メモリアクセス制御システム、機能メモリ装置及びその制御方法、プログラムを提供する。 - 特許庁

The image coder/decoder applies a manufacturing defect test and a performance test such as an access speed test to three memory modules 2-4 of a memory access section 1 integrated in the IC with an image coding core and an image decoding core and excludes any of the memory modules 2-4 that is discriminated to be failed in each test from the selection object as the image work memory.例文帳に追加

画像符号化・復号化装置は、ＩＣ内に画像符号化コア及び画像復号化コアとともに組み込まれたメモリアクセス部１の３個のメモリモジュール２〜４に対して、製造上の欠陥テスト及びアクセス速度等の性能テストを行い、各テストに不合格と判定されたメモリモジュール２〜４を画像用ワークメモリとしての選択対象から外す。 - 特許庁

The data transfer method has monitor steps (S10 to S18) for monitoring packets to be stored in a memory and access steps (S19 to S22) wherein completion of data storage in the memory is decided to access data stored in the memory with software in the case that packets are not stored in the memory for a prescribed time.例文帳に追加

メモリに格納されるパケットを監視する監視段階（Ｓ１０〜Ｓ１８）と、監視の結果、メモリへのパケットの格納が所定時間無かったらメモリへのデータの格納が完了したと判定し、メモリに格納されたデータへのソフトウェアによるアクセスを可能とするアクセス段階（Ｓ１９〜Ｓ２２）とを有することにより上記課題を解決する。 - 特許庁

To provide a data access control method by a tamper-resistant microprocessor and a cache memory mount processor without the need for a complicated hardware function wherein contents of a cache memory can be read from other programs with a secure method when a plurality of programs share one encryption key without the access limit of the cache memory and without the need for scanning all areas of the cache memory.例文帳に追加

キャッシュメモリのアクセス制限がなく、キャッシュメモリの全領域を走査する必要がなく、複数のプログラムが１つの暗号鍵を共有する際安全な方法で他のプログラムから読み出すことができ、複雑なハードウェア機能が不要な耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法を提供する。 - 特許庁

Memory controllers 11 and 12 respectively include an operation accepting part port 14 for the access of a CPU 2 and an operation accepting part port 15 for the access of a CPU 3, an image IP group and a DSP 13.例文帳に追加

メモリコントローラ１１，１２には、ＣＰＵ２のアクセス用の動作受け付け部ポート１４とＣＰＵ３、画像ＩＰ群、およびＤＳＰ１３のアクセス用となる動作受け付け部ポート１５を備える。 - 特許庁

To notify an access node of a modified content in regard to the relationship of correspondence of memory areas between a logical volume and a storage device, without waiting for the occurrence of an error in the access node.例文帳に追加

アクセスノードにおけるエラーの発生を待たずに、論理ボリュームとストレージ装置との記憶領域の対応関係の変更内容をアクセスノードに対して通知できるようにする。 - 特許庁

When it is determined that the frame data to be processed is not still image frame data, an access control unit 51 permits access control over the memory 33 for the frame data to be processed.例文帳に追加

処理対象フレームデータが静止画像フレームデータではないという静止判定結果である場合、アクセス制御部５１は、処理対象フレームデータのメモリ３３に対するアクセス制御を許可する。 - 特許庁

To provide a bus system and an image forming device, reducing the occurrence of deadlock due to access to a DRAM (Dynamic Random Access Memory) during refreshing operation while reducing power consumption.例文帳に追加

消費電力を低減しつつリフレッシュ動作中のＤＲＡＭへのアクセスによりデッドロックに陥るおそれを低減することができるバスシステム、及び画像形成装置を提供する。 - 特許庁

In an optical transceiver 10, a selector 20 selects a first I^2C bus B1 at the time of access to a non-volatile memory, and selects a second I^2C bus B2 in the access to a monitoring part.例文帳に追加

光トランシーバ１０では、セレクタ２０が、不揮発性メモリへのアクセス時に第１のＩ^２ＣバスＢ１を選択し、監視部へのアクセスの際には第２のＩ^２ＣバスＢ２を選択する。 - 特許庁

Plural stratums of key.codes 44a, 44b, 44c make it possible that all users have an access right to all vehicle functions and also have an access right to a different memory partition 76 to store the data.例文帳に追加

キー・コード44a, 44b, 44cの複数の階層が、全てのユーザーが全ての車両機能に対するアクセス権を持つと共にデータを格納する異なるメモリー区画76へのアクセス権を持つのを、可能とする。 - 特許庁

When the acquisition of the bus right is determined to be successful by the second determination part 13, an access control part 14 controls the processor on which the electronic device concerned is provided to access the memory.例文帳に追加

アクセス制御部１４は、第二の判定部１３によってバス権の取得が成功したと判定された場合に、自装置が設けられているプロセッサがメモリにアクセスするよう制御する。 - 特許庁

To provide a self-synchronous type FIFO memory device in which the accurate number of data in the device is grasped, sure continuous access is guaranteed, and access efficiency is high.例文帳に追加

自己同期型ＦＩＦＯメモリ装置内の正確なデータ数を把握して確実なっ連続アクセスを保証し、アクセス効率の高い自己同期型ＦＩＦＯメモリ装置を提供する。 - 特許庁

To provide the access form conversion method and device capable of simplifying connecting in a hardware and also handling access to a PC card equally to an external memory or the like in a software.例文帳に追加

ハード的な接続を簡単にすると共に、ソフト的にもＰＣカードへのアクセスを外部メモリ等と同等に扱うことができるアクセス形態変換方法及び装置を提供する。 - 特許庁

A violation detection part 230 identifies the accessible area of the execution program on the basis of the address map, and identifies an access area by inputting an access signal from a signal line to a memory 120.例文帳に追加

違反検出部２３０はアドレスマップに基づいて実行プログラムのアクセス可能領域を特定し、信号線からメモリ１２０へのアクセス信号を入力してアクセス領域を特定する。 - 特許庁

To provide a multiple access control circuit capable of preparing a waiting state of a memory access in a processor without needing a complex protocol and without providing a pipeline protection mechanism, etc., in particular.例文帳に追加

複雑なプロトコルを必要とせず、しかも、パイプライン保護機構等を特に設けることなくメモリアクセスのウエイト状態をプロセッサに作ることができる多重アクセス制御回路を提供する。 - 特許庁