「memory-array」に関連した英語例文の一覧と使い方(46ページ目) - Weblio英語例文検索

The storage device 1 includes: an address conversion part 3 for converting a logical address S2 into a physical address S4; and a memory cell array 4 for storing the plurality of contents and the plurality of parameters.例文帳に追加

記憶装置１は、論理アドレスＳ２を物理アドレスＳ４に変換するアドレス変換部３と、複数のコンテンツ及び複数のパラメータが記憶されたメモリセルアレイ４とを備える。 - 特許庁

In this way, the dispersion of the threshold values of each cell of a memory cell array can be suppressed, the controllability of this threshold distribution can be improved, and program speed can be improved.例文帳に追加

これにより、メモリセルアレイの各セルの閾値のばらつきを抑制でき、この閾値分布の制御性を向上でき、プログラム速度も向上できることを実験で確認できた。 - 特許庁

When a received command is a write instruction, the read/write controller 206 acquires access control information from the fourth address from the leading of a memory array 201.例文帳に追加

リードライトコントローラ２０６は、受信したコマンドが書き込み命令である場合には、メモリアレイ２０１の先頭から４番目のアドレスからアクセス制御情報を取得する。 - 特許庁

To provide a semiconductor device comprising a memory cell array having a hierarchical bit line configuration, which has a small circuit scale and can suppress an increase in a chip area and timing skew.例文帳に追加

ビット線構成が階層化されたメモリセルアレイにおいて、回路規模が小さくチップ面積の増加及びタイミングスキューを抑制可能な半導体装置を提供する。 - 特許庁

A power line 18A is formed on the memory array region 11 and obliquely intersects with the bit lines BL0-BL5, the word lines WL0-WL2 and the source lines SL1-SL3.例文帳に追加

電源線１８Ａは、メモリアレイ領域１１上に形成され、ビット線ＢＬ0〜ＢＬ5、ワード線ＷＬ0〜ＷＬ2及びソース線ＳＬ1〜ＳＬ3に対して斜めに交差している。 - 特許庁

In reading out of fuse/anti-fuse, voltage Vb1h deciding a high potential of a bit line BL of a memory cell array 6 is used instead of internal voltage Vint being general hitherto.例文帳に追加

ヒューズ／アンチヒューズの読み出しにおいて、これまで一般的であった内部電圧Vintに代えて、メモリーセルアレイ６のビット線BLの高ポテンシャルを定める電圧Vb1hを用いる。 - 特許庁

To provide a nonvolatile memory array which can implement high cell density and higher operation speed caused by lower bit line resistance, and is hardly influenced by disturbance to a stored content at reading and writing.例文帳に追加

高セル密度化と、ビットラインの低抵抗化による高速化が両立し、読み出し、書き込み時の記憶内容への擾乱を受けにくい不揮発性メモリアレイを提供する。 - 特許庁

The signal line running in each of sense amplifier zones placed so to extend in a lateral direction in a memory array part(MA) comprises a hierarchic structure composed of an upper interconnection layer and a lower interconnection layer.例文帳に追加

メモリアレイ部（ＭＡ）において行方向に延在して配置されるセンスアンプ帯内を走る信号線を上層配線層と下層配線層の階層構造とする。 - 特許庁

In reading from a memory cell array 10, a plate line PL is charged to a power source potential VDD before drive of a corresponding word line WL by a drive control circuit 50.例文帳に追加

メモリセルアレイ１０に対する読み出し時、駆動制御回路５０によって該当するワード線ＷＬの駆動前にプレート線ＰＬを電源電位ＶＤＤに充電する。 - 特許庁

In a display data RAM 50, memory cells holding gradation data for two lines are arranged in the direction of output pad array within an output pad pitch L of the display driving circuit.例文帳に追加

表示データＲＡＭ５０は、表示駆動回路の出力パッドピッチＬ内に、２ライン分の階調データを保持するメモリセルが、出力パッドの配列方向に配置される。 - 特許庁

In the semiconductor memory device 1, a back gate electrode 21 is arranged in the cell array section CA and the gate electrode 22 of a field effect transistor 25 in the peripheral circuit section SC.例文帳に追加

半導体記憶装置１において、セルアレイ部ＣＡにはバックゲート電極２１を設け、周辺回路部ＳＣには電界効果トランジスタ２５のゲート電極２２を設ける。 - 特許庁

A memory cell array has a plurality of spaced apart isolation regions and active regions, and those regions are arranged on a substrate substantially parallel to one another in the column direction.例文帳に追加

メモリーセルアレーは離隔された複数の離隔領域及びアクティブ領域を備え、それらは基板上において縦方向に互いに実質的に平行に配置されている。 - 特許庁

The array cartridge 10, which stores a plurality of disk drive units 11, comprises an MPU 30, a nonvolatile memory 31, an LCD 32 and an opening and closing detection circuit 36.例文帳に追加

アレイカートリッジ１０は、複数のディスクドライブ装置１１を着脱可能に収容し、ＭＰＵ３０、不揮発性メモリ３１、ＬＣＤ３２、開閉検知回路３６等を備える。 - 特許庁

For example, when read/write operation of 7 bits data in which parity bits of 3 bits are added to 4 bits data is performed for a memory cell array 21, error correction is performed every 7 bits data.例文帳に追加

メモリセルアレイ２１に、例えば、４ビットのデータに３ビットのパリティビットが付加された７ビットデータのリード／ライト動作を行う際、７ビットデータ毎にエラー訂正が行われる。 - 特許庁

To provide a magnetic tunnel joining (MTJ) device having an antiferromagnetic (AFM) layer and used as a magnetic sensor in a magnetic disk drive or a memory cell in a magnetic random access array.例文帳に追加

反強磁性ＡＦＭ層を有し、磁気ディスク・ドライブ中の磁界センサ、または磁気ランダム・アクセスアレイ中のメモリ・セルとして使用する磁気トンネル接合ＭＴＪデバイス。 - 特許庁

To provide a non-volatile semiconductor storage device capable of realizing high yield and high reliability by suppressing failures caused by size variance on the end of a memory cell array.例文帳に追加

メモリセルアレイ端部での寸法バラツキに起因する不良を抑制し、高歩留りおよび高信頼性を実現できる不揮発性半導体記憶装置を提供する。 - 特許庁

This device, which is a circuit electrically connected with the array (165), can comprise a circuit, capable of monitoring a signal current flowing through the selected memory cell (175).例文帳に追加

このデバイスは、アレイ（１６５）に電気的に接続された回路であって、選択されたメモリセル（１７５）を流れる信号電流をモニタすることができる回路を含むことができる。 - 特許庁

To provide such a technology for nonvolatile ferroelectric memory device that a high integration cell is embodied by sharing a plate line especially in a sub-cell array block unit.例文帳に追加

本発明は不揮発性強誘電体メモリ装置に関し、特にサブセルアレイブロック単位でプレートラインを共通に用い高集積セルが具現できるようにする技術を開示する。 - 特許庁

This device has a laminated structure, laminating a plurality of conductive layers and layer insulating layers on a semiconductor substrate SUB and inside such a laminated structure, a memory cell array is located.例文帳に追加

半導体基板ＳＵＢ上に導電層と層間絶縁層を複数積層させた積層構造を有し、この積層構造内にメモリセルアレイが配置されている。 - 特許庁

Data, addresses and control signals are distributed to memory arrays 10 and 20 via three MUXs of signal selection circuits controlled by an array selection signal ASEL (clock).例文帳に追加

アレイ選択信号ＡＳＥＬ（クロック）で制御される信号選択回路３個のＭＵＸを介して、各メモリアレイ１０、２０に、データ、アドレス及び制御信号を分配させる。 - 特許庁

To provide a semiconductor memory which can be easily adapted to change in bank structure and array structure, and can perform high-speed and stable operation with low current consumption.例文帳に追加

バンク構成およびアレイ構成の変更に容易に対応することができかつ低消費電流で安定に高速動作する半導体記憶装置を提供する。 - 特許庁

In a system enabling a multichannel reproduction by beam-outputting an audio signal from the array loudspeaker, a plurality of beam-setting patterns (reproduction modes) are stored previously in a memory for a control unit.例文帳に追加

アレイスピーカからオーディオ信号をビーム出力してマルチチャンネル再生できるシステムにおいて、制御部のメモリに、複数のビームセッティングパターン（再生モード）を記憶しておく。 - 特許庁

IMPROVED SPLIT GATE TYPE NON-VOLATILE FLASH MEMORY CELL AND ARRAY WHICH HAVE FLOATING GATE, CONTROL GATE, SELECTION GATE, AND ERASE GATE WITH OVERHANG ON FLOATING GATE, AND METHOD FOR MANUFACTURING例文帳に追加

浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法 - 特許庁

In the memory cell array, a phase change film 8 is prepared on a transistor through an insulating film 5, a thermal buffer film 14 is prepared on the phase change film 8 through the insulating film.例文帳に追加

メモリセルアレイでは、トランジスタ上に絶縁膜５を介して相変化膜８が設けられ、相変化膜８上に絶縁膜を介して熱バッファ膜１４が設けられる。 - 特許庁

Flash memory array 11 is provided on the same chip as each SRAM0 and SRAM1 so as to be able to operate independent of the SRAM0 and the SRAM1.例文帳に追加

各ＳＲＡＭ０およびＳＲＡＭ１と同一チップ上に、フラッシュメモリアレイ１１が、各ＳＲＡＭ０およびＳＲＡＭ１とは独立して動作可能に設けられている。 - 特許庁

Further, a decryption circuit 31 generates a normal address for specifying a location in the memory array 32 based on the encrypted address 91 issued by the computer 2.例文帳に追加

さらに、復号回路３１は、コンピュータ２において発行された暗号化済みアドレス９１に基づいてメモリアレイ３２における位置を指定するための正規アドレスを生成する。 - 特許庁

To minimize errors in a magnetoresistive solid-state storage device such as a magnetic random access memory (MRAM) element array or the like.例文帳に追加

磁気ランダムアクセスメモリ（ＭＲＡＭ）素子アレイ等の磁気抵抗固体記憶素子（１００）における誤りを最小限にすることを可能にする例示的な実施形態を開示する。 - 特許庁

To provide a resistance change element capable of binarization or multivalued configuration and of controlling a change in resistance with precision, a memory cell array, and a resistance change device.例文帳に追加

本発明によれば、２値又は多値化が可能で抵抗の変化を制度よく制御できる抵抗変化素子、本発明のメモリセルアレイ、及び抵抗変化装置を提供する。 - 特許庁

To provide a MTJ device which can be manufactured leaving freedom to finely tune coercive force and to obtain an appreciable MR, and to provide a memory array including the same.例文帳に追加

保磁力を微調整する自由および相当程度のＭＲを実現する自由を残しながら製造しうるＭＴＪデバイスおよびそれを備えたメモリ・アレイを提供する。 - 特許庁

To provide a semiconductor memory device capable of achieving high density and high function by ensuring a correct process margin between a contact and a gate line in a cell array structure.例文帳に追加

セルアレイ構造においてコンタクトとゲートラインの間の正確な工程マージンが確保されることで高密度及び高機能の具現が可能な半導体メモリー素子を提供する。 - 特許庁

Each array is equally formed in a configuration of units of gate control wires (WL<0> to WK<n-1>, ML, ...) connected to the gate electrodes of the non-volatile memory cells.例文帳に追加

夫々のアレイは不揮発性メモリセルのゲート電極が接続されるゲート制御線（ＷＬ＜０＞〜ＷＫ＜ｎ−１＞，ＭＬ，…）を単位とする構成が等しくされる。 - 特許庁

Consequently, read-word line drivers 30r and read-word line drivers 30w can be dividedly arranged so as to be adjacent in the different direction with respect to the memory cell array.例文帳に追加

この結果、リードワード線ドライバ３０ｒおよびリードワード線ドライバ３０ｗは、メモリアレイに対して異なる方向に隣接するように分割配置することができる。 - 特許庁

Even (odd) lines of a memory cell array are assigned to even (odd) ways so that the addresses of the Index bit are arranged in the opposite order in the even lines and the odd lines.例文帳に追加

メモリセルアレイの偶数（奇数）ラインは偶数（奇数）ウェイに割り当てられ、偶数ラインと奇数ラインで、Ｉｎｄｅｘビットのアドレスを相互に逆順となるように割り当てる。 - 特許庁

A data bus (310), an array select bus (330) and a plane select bus (340) provide electric connection between the memory plane and the active circuit plane through side face contact pads on each plane.例文帳に追加

データバス（３１０）、アレイ選択バス（３３０）、そして面選択バス（３４０）は、各面上の側面コンタクトパッドを介して、メモリ面と能動回路面間の電気的接続を与える。 - 特許庁

In a memory cell array region, gate word lines (32a-32d) are arranged linearly between source impurity regions (30a, 30b) and drain impurity regions (31a-31d).例文帳に追加

メモリセルアレイ領域内において、ソース不純物領域（３０ａ，３０ｂ）とドレイン不純物領域（３１ａ−３１ｄ）の間に直線的にゲートワード線（３２ａ−３２ｄ）を配置する。 - 特許庁

An internal data bus DBA and an internal column line start signal line YA connected to the forth memory sub-array 11D are formed respectively as a signal line having 65 bits width.例文帳に追加

第４のメモリサブアレイ１１Ｄと接続される内部データバスＤＢＡ及び内部カラム線起動信号線ＹＡはそれぞれ６５ビット幅の信号線として形成されている。 - 特許庁

A direct prefetch control unit 161 controls to directly read data in a segment unit from a memory cell array 111 to a line buffer 121 based on a direct prefetch command.例文帳に追加

直接プリフェッチ制御部１６１は、直接プリフェッチコマンドに基づき、メモリセルアレイ１１１からラインバッファ１２１まで直接にセグメント単位のデータを読み出す制御を行う。 - 特許庁

To provide a method or the like capable of creating a reading window or a reading margin more independent of the variations between bits over an arbitrary array, group or block of memory cells.例文帳に追加

メモリセルの任意の配列、組又はブロックに亘るビット間の変化に、より依存しない読み出し窓又は読み出しマージンを作ることが可能な方法等を提供する。 - 特許庁

When an operation mode specification signal specifies a refresh mode, a refresh region specification address specifying a region to be refreshed in a memory array is stored in an address register (87).例文帳に追加

動作モード指示信号がリフレッシュモードを指定するときにメモリアレイのリフレッシュを行なう領域を指定するリフレッシュ領域指定アドレスをアドレスレジスタ（８７）に格納する。 - 特許庁

To provide an efficiently-usable switching element; a manufacturing method of a switching element; and a manufacturing method of a memory element array capable of efficiently using arranged switching elements.例文帳に追加

効率よく使用できるスイッチング素子及びスイッチングそしの製造方法、並びに、配置されたスイッチング素子を効率よく使用できるメモリ素子アレイの製造方法を提供する。 - 特許庁

A variant of the sketch data structure, called k-array sketch, is designed using a constant, small amount of memory, and has constant pre-record update and reconstruction cost.例文帳に追加

一定の少量のメモリを使用し、一定のレコードごとの更新／再構成コストを有する、ｋ配列スケッチと呼ばれる、スケッチ・データ構造の一変形を設計した。 - 特許庁

A sound collecting property control part 37 of the microphone array 30 controls a sound collecting characteristic on the basis of a sound collecting characteristic control parameter stored in a parameter storage memory 36.例文帳に追加

マイクロホンアレイ３０の集音特性制御部３７は、パラメータ記憶メモリ３６に記憶された集音特性制御パラメータを基に集音特性を制御する。 - 特許庁

To provide a semiconductor storage device, wherein a chip area can be reduced by using a vertical transistor in an end region of a memory cell array region as a portion of a predetermined circuit.例文帳に追加

メモリセルアレイ領域の端部領域の縦型トランジスタを所定の回路の一部として利用してチップ面積を削減可能な半導体記憶装置を提供する。 - 特許庁

To provide an information recording device capable of recording/reproducing data at high speed by recording parity information in writing RAID (redundant array of independent disks) in a mass IC memory.例文帳に追加

大容量ＩＣメモリにＲＡＩＤ書き込みにおけるパリティ情報を記録することにより、高速なデータの記録／再生を可能とする情報記録装置を提供する。 - 特許庁

Also the bird's beak is set thin in the peripheral circuit portion 44 to prevent the bird's beaks from being connected to each other, and is set thick in the memory array portion 42 to connect the bird's beaks each other.例文帳に追加

また、周辺回路部４４においてはバーズビークが相互につながらずに、かつ、メモリアレイ部４２においてはバーズビークが相互につながって厚くなるよう設定している。 - 特許庁