「offset potential」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Then, the reference voltage Vofs is switched from the second offset voltage Vofs2 to the first offset voltage Vofs1, before a gate-source potential Vgs of the drive transistor is converged to the threshold voltage Vth during a threshold value correction period.例文帳に追加

次いで、閾値補正期間に入って駆動トランジスタのゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに収束する前に基準電圧Ｖｏｆｓを第２オフセット電圧Ｖｏｆｓ２から第１オフセット電圧Ｖｏｆｓ１に切り替える。 - 特許庁

A reference differential voltage generating circuit 4 generates reference differential voltages OFS and XOFS corresponding to an intermediate potential Vm of the differential signals, and a slave comparator circuit 5 supplies as an offset current Ioffset the current corresponding to the potential difference.例文帳に追加

参照差動電圧生成回路４は差動信号の中間電位Ｖｍに応じた参照差動電圧ＯＦＳ，ＸＯＦＳを生成し、この電位差に応じた電流を従コンパレータ回路５がオフセット電流Ｉoffsetとして供給する。 - 特許庁

The flammable gas detection apparatus 1 includes also first and second amplifier circuits 101, 102 and first and second offset circuits 103, 104, sets two different offset voltages, amplifies respective potential differences obtained by subtracting respective offset voltages from respective output voltages, and finds of the states of the gas based on respective amplified voltages.例文帳に追加

この可燃性ガス検出装置１は、第１、第２増幅回路１０１、１０２並びに第１、第２オフセット回路１０３、１０４を備えており、２つの異なるオフセット電圧を設定し、各出力電圧から各オフセット電圧を引いた各電位差を増幅し、その増幅後の各電圧に基づいてガスの状態を求める。 - 特許庁

To provide an analog output circuit in which offset voltage can be completely compensated, which has a small layout area and in which an oscillation state is not generated and input potential does not change.例文帳に追加

オフセット電圧を完全に補償することができ、レイアウト面積が小さく、発振状態が発生せず、入力電位が変化しないアナログ出力回路を提供する。 - 特許庁

Threshold correction processing is repeatedly performed a plurality of times even in an offset potential Vofs period, at least in one threshold correction processing period in 1H-unit splitting threshold correction processing.例文帳に追加

１Ｈ単位分割閾値補正処理における少なくとも１回の閾値補正処理期間に、オフセット電位Ｖofs 期間でも閾値補正処理を複数回繰り返して行なう。 - 特許庁

The control section CT controls the device B2 according to one of factors affecting toner chargeability, thereby controlling the offset potential difference Vd so that toner may be charged in normal quantity.例文帳に追加

制御部ＣＴは、トナー帯電性を左右する要因の内、一つに応じ装置Ｂ２を制御してオフセット電位差Ｖｄを、トナーが正規帯電量に帯電する様に制御。 - 特許庁

The distribution of bright part potential VL acquired at the regulated temperature is corrected according to the present temperature of the photoreceptor drum 1 measured using a temperature sensor 11 to find the differential value of bright part potential VL to be corrected in each measuring position, and the amount of exposure is corrected according to the differential value to offset the dispersion of bright part potential VL.例文帳に追加

温調温度で取得した明部電位ＶＬ分布を、温度センサ１１を用いて測定した感光ドラム１の現在温度に応じて補正して、各測定位置で補正されるべき明部電位ＶＬの差分値を求め、差分値に応じて露光量を補正することにより、明部電位ＶＬのばらつきを相殺する。 - 特許庁

This power unit is provided with a low potential side power source terminal 1, an output terminal 2, a high potential side power source terminal 3, a PNP transistor 4, a constant current source 5, a resistance 6, a resistance 7, a resistance 8, a resistance 9, an arithmetic amplifier 10, and an offset voltage source 11.例文帳に追加

低電位側電源端子１と、出力端子２と、高電位側電源端子３と、ＰＮＰトランジスタ４と、定電流源５と、抵抗６と、抵抗７と、抵抗８と、抵抗９と、演算増幅器１０と、オフセット電圧源１１と、を備える。 - 特許庁

The openings 5, 9 are offset to each other, and a path in the inside of the transducer for intruded particles from the outer cover 4 to a diaphragm 1 has at has at part 7 leading from a high magnetic potential to a low magnetic potential.例文帳に追加

これらの開口部５、９は互いにオフセットされており、外側カバー４からダイヤフラム１に至る侵入した粒子の変換器内部における経路はそれぞれ高い磁位から低い磁位へと通じる少なくとも１つの部分７を有している。 - 特許庁

Slight light is prevented from leaking in black display by correcting a decrease in a terminal potential of a liquid crystal at the time of displaying black by driving the liquid crystal with the potential of a liquid crystal layer having spontaneous polarization offset to the polarity at which transmittance becomes zero.例文帳に追加

自発分極を有する液晶層の電位を透過率が０となるような極性側にオフセットさせて駆動することにより、黒表示の際の液晶の端子電位低下分を補正し、黒表示における微小な光の漏れをなくす。 - 特許庁

A voltage-current conversion unit 10 generates differential currents (I+, I-) proportional to a potential difference between differential input voltage signals (VIN+, VIN-), an offset adjustment current generation unit 11 generates offset adjustment currents (Iofs+, Iofs-), and a current (Ir) proportional to the potential difference between differential terminals 107 and 108 flows through a current-voltage conversion unit 12.例文帳に追加

電圧電流変換部１０は差動入力電圧信号（ＶＩＮ＋、ＶＩＮ−）の電位差に比例する差動電流（Ｉ＋、Ｉ−）を生成し、オフセット調整電流生成部１１はオフセット調整電流（Ｉｏｆｓ＋、Ｉｏｆｓ−）を生成し、電流電圧変換部１２では差動端子１０７、１０８間の電位差に比例する電流（Ｉｒ）が流れる。 - 特許庁

An offset calculation circuit (15) calculates an average value of total pixels of one frame of an output signal of an A-D converter (7) and obtains a signal level difference between the center of a signal dynamic range and a target level to supply a potential regulating amount to a potential adjustment circuit (5).例文帳に追加

オフセット算出回路（１５）は、Ａ／Ｄ変換器（７）の出力信号の１フレーム全画素分の平均値を算出して、信号ダイナミックレンジ中心の目標レベルとの信号レベル差を求めて、電位調整回路（５）へ電位調整量を供給する。 - 特許庁

Thus, the residual potential on the photoreceptor after the transfer can be discharged evenly, without making the destaticizer complicated and large-sized, thereby an offset image can be prevented.例文帳に追加

これにより、除電装置を複雑で大型化することなく、転写後の感光体上残留電位を均一に除電することができ、オフセット画像を防止することが可能となる。 - 特許庁

This is a passive processing circuit which is especially useful in a DC electric system wherein a ground potential offset is possibly generated like in an automobile and processes ground-side switch closure to a CMOS input 20 of MCU.例文帳に追加

自動車における様な、接地電位オフセットが起こり得る直流電気システム内で特に有用な、MCUのCMOS入力20への接地側スイッチ閉止を処理する受動処理回路である。 - 特許庁

To provide a semiconductor integrated circuit in which the influence of offset voltage can be reduced when voltage in accordance with potential difference of first and second signal lines is amplified and outputted.例文帳に追加

本発明は、第１および第２の信号線の電位差に応じた電圧を増幅出力する際にオフセット電圧の影響を低減可能な半導体集積回路を提供する。 - 特許庁

Since the output terminal is driven by the transistor (M11) in advance during the offset cancel period, the time needed for raising potential to a target value during the operational amplifier operating period is made shorter.例文帳に追加

オフセットキャンセル期間中に第２の出力トランジスタ(M11)により出力端子があらかじめ駆動されるので，オペアンプ動作期間に目標電位に達するまでの時間が短くなる。 - 特許庁

A 2nd bias circuit 39 supplies a surface electric potential detection output circuit 35 with a negative voltage (-V5) cancelling the offset voltage generated by the 1st bias circuit 36.例文帳に追加

第２のバイアス回路３９は第１のバイアス回路３６によって生じたオフセット電圧をキャンセルする負電圧（−Ｖ５）を、表面電位検出出力回路３５に供給する。 - 特許庁

An AC voltage is used as a signal voltage and the potential of the amplitude center of the AC voltage is varied for every write holding period varying in lengths by an offset voltage setting section 21.例文帳に追加

信号電圧として交流電圧を用い、オフセット電圧設定部２１によって交流電圧の振幅中心電位を、長さの異なる上記書込保持期間毎に異ならせる。 - 特許庁

Since a potential difference always exists between the pressure member and the member which forms the pressure nip together with this pressure member, the recording material is free from dirt due to toner offset or toner sticking to the pressure member.例文帳に追加

電位差が加圧部材と該加圧部材と一緒に圧接ニップを形成する部材との間に常に存在するため、トナーオフセットや加圧部材へのトナー付着による汚れを記録材に生じない。 - 特許庁

As a result, this amplifier is made to be an amplifier in which a DC offset problem is resolved effectively and also which is usable in a system of a point inversion and a line inversion and a potential reset is not necessary.例文帳に追加

これにより、有効に直流オフセット問題を解決し、並びに点反転及び線反転のシステムに使用可能で、且つ電位リセットの必要がないものとしている。 - 特許庁

The row electrode driving circuit 202 is configured so as to supply an offset potential (a bias voltage) to the row electrodes 48a of all the actuator parts 22 via common wiring 74 and each wiring 70 and is supplied with one kind of offset power source voltage from a power source part 208.例文帳に追加

ロウ電極駆動回路２０２は、共通配線７４及び各配線７０を介して全アクチュエータ部２２のロウ電極４８ａにオフセット電位（バイアス電位）を供給するように構成され、１種類のオフセット用電源電圧が電源部２０８を通じて供給される。 - 特許庁

Before starting communication with the outside, a plurality of switches SW1-SW4 in the differential potential changeover part 3 are turned on, and a threshold value of the squelch receiver 1 and the offset of the receiver 2 are adjusted with the potential between the differential input terminals RXN and RXP set at a predetermined value.例文帳に追加

外部との通信を開始する前に、差動電位切替部３内の複数のスイッチＳＷ１〜ＳＷ４をオンして、差動入力端子ＲＸＮ，ＲＸＰ間を所定の初期電位に設定した状態で、スケルチレシーバ１の閾値とレシーバ２のオフセット調整を行う。 - 特許庁

A 1st bias circuit 36 includes in a signal processing circuit 3 applies a positive voltage (+V3) based upon the electric potential of the common ground line C. GND to the uninverted input terminal of an integrating circuit 32 to make the surface electric potential detection output signal Z have generate a positive offset voltage.例文帳に追加

信号処理回路３に含まれる第１のバイアス回路３６はコモングランド線Ｃ．ＧＮＤの電位を基準とした正電圧（＋Ｖ３）を、積分回路３２の非反転入力端子（＋）に印加し、表面電位検出出力信号Ｚに正電圧のオフセット電圧を生じさせる。 - 特許庁

Before polarity reversing timing, a scanning line driving circuit selects two or more of the plurality of scanning lines simultaneously (as shown in arrow Ar1 in the figure), and a data line driving circuit outputs offset potential having an opposite polarity to the polarity of potential of the first electrode thereafter to a data line.例文帳に追加

極性反転タイミングの前において、走査線駆動回路は、複数の走査線の２以上を同時に選択するとともに（図中矢印Ar１参照）、データ線駆動回路は、その後の第１電極の電位の極性とは反対の極性をもつ相殺電位をデータ線に出力する。 - 特許庁

A charge pump is connected to the ring node and supplies a voltage offset for enhancing the potential differential voltage between the ring node and the tip node, when the first switching device is activated during the ring operation.例文帳に追加

チャージポンプは、鳴動ノードに接続され、鳴動動作の間に第１のスイッチング素子が作動されたとき、鳴動ノードとチップノードの間の電位差を高めるための電圧オフセットを供給する。 - 特許庁

Since the master and salve comparator circuits 2 and 5 have the same circuit constitution, so if Va-Icomp characteristics of the master comparator circuit 2 vary with the potential, the offset current Ioffset also varies similarly.例文帳に追加

主および従コンパレータ回路２，５は同一の回路構成からなるので、電位Ｖｍに応じて主コンパレータ回路２のＶａ−Ｉcomp特性が変化した場合、オフセット電流Ｉoffsetも同様に変化する。 - 特許庁

The potential of a substrate of a P-chMOS transistor 2 is controlled independently by a voltage source 11, and a detection voltage value of the comparator circuit with an offset is changed to a value obtained, by adding or subtracting to or from the reference voltage value an offset voltage value, which can be changed by setting a voltage value given from the voltage source 11.例文帳に追加

Ｐ−ｃｈＭＯＳトランジスタ２の基板の電位は、電圧源１１により独立に制御されており、オフセット付きコンパレータ回路の検出電圧値を、電圧源１１が与える電圧値を設定することで値を変化させることが可能なオフセット電圧値を基準電圧値に加算又は減算した値とする。 - 特許庁

The DC stabilized power supply comprises an offset means for shifting a slope voltage Vslp by a predetermined offset voltage ΔV from the ground potential constantly to the positive side so that the lower limit level of the slope voltage Vslp becomes higher than the lower limit level of an error voltage Verr.例文帳に追加

本発明に係る直流安定化電源装置は、スロープ電圧Ｖｓｌｐの下限レベルが誤差電圧Ｖｅｒｒの下限レベルよりも高くなるように、スロープ電圧Ｖｓｌｐを接地電位から所定のオフセット電圧ΔＶだけ常時正側にシフトさせるオフセット手段を有して成る構成とされている。 - 特許庁

The voltage applied to the electron-emitting element connected to the first scanning wiring is set to zero volt (in a zero-offset state) or to a voltage (in a positive-offset state) having the same polarity as that of the voltage to be applied when emitting electrons and less than the threshold voltage, during a predetermined period before the selection potential is applied to the first scanning wiring.例文帳に追加

第１の走査線に選択電位が印加される前の一定期間の間、第１の走査線に接続された電子放出素子に印加される電圧が、０ボルト（ゼロオフセット状態）、または、電子放出時に印加される電圧と同極性で且つ閾値電圧未満の電圧（正オフセット状態）、に設定される。 - 特許庁

When a current offset appears, the differential amplifier circuit 13 and its peripheral circuits are operated to control so that the potential on a common connection point of the transistors 116, 117 is equal to an output voltage of a voltage source Vref1, this operation canceling the current offset.例文帳に追加

その上で、電流オフセットを生じたとき、差動増幅回路１３とその周辺回路に、トランジスタ１１６と１１７の共通接続点の電位を電圧源Ｖref1の出力電圧に等しくするような制御動作を差動増幅回路１３およびその周辺の回路部分に行わせ、この動作に伴って電流オフセットをキャンセルする。 - 特許庁

Input threshold voltage Vth of a second inverter INV2 is set to be lower than a low potential offset level Voff of a first inverter INV1 taking predetermined voltage Vcut of power supply voltage Vdd as a reference.例文帳に追加

電源電圧Ｖｄｄの所定電圧Ｖｃｕｔを境として、第１インバータＩＮＶ１の低電位オフセットレベルＶｏｆｆより、第２インバータＩＮＶ２の入力スレッショルド電圧Ｖｔｈを低くなるように設定する。 - 特許庁

Each positive terminal electric potential of exhaust gas sensors 103a-103d is selected and input to an analog input terminal AN2 of a microprocessor 110 via a multiplexer 130 in an order, and offset voltage V1 is applied to each negative terminal of the exhaust gas sensor.例文帳に追加

排気ガスセンサ103a〜103dの各正端子電位は、マルチプレクサ130を介してマイクロプロセッサ110のアナログ入力端子AN2に順次選択入力され、排気ガスセンサの各負端子にはオフセット電圧Ｖ1が印加されている。 - 特許庁

Thus, the wall charge amounts can be adjusted by reducing the charge amounts accumulated on the wall surface of a cell so as to offset a potential difference between the scanning side electrode and the sustaining side electrode after write discharge.例文帳に追加

これにより書き込み放電後にスキャン側電極−サステイン側電極間の電位差を打ち消すようにセルの壁面に蓄積される電荷量を減少させることで壁電荷量を調節することができる。 - 特許庁

The control IC 31 includes means 41 and 43 communicable with the ECU and adjusting gain and offset electric potential of the sensor signal when converting the fuel pressure detected by the sensor Sn into a sensor signal.例文帳に追加

また、制御ＩＣ３１は、ＥＣＵと通信可能であると共に、センサＳｎが検出した燃料圧力をセンサ信号に変換するときのゲインとセンサ信号のオフセット電位とを調整する手段４１，４３を備える。 - 特許庁

To provide a liquid crystal display device that obtains maximum contrast by driving a liquid crystal element with AC voltage at a high frequency two or more times a frame rate, and corrects mismatching between a central potential of a common electrode voltage caused by DC offset of the liquid crystal element and an inverted central potential of positive-polarity and negative-polarity lamp signals, and a common electrode voltage setting method thereof.例文帳に追加

液晶素子をフレームレートの２倍以上の高周波数で交流駆動すると共に、液晶素子のＤＣオフセットにより起因する共通電極電圧の中心電位と、正極性用及び負極性用ランプ信号の反転中心電位との不一致を補正して、最大のコントラストを得る。 - 特許庁

An amplifier with a CMOS inverter comprising a PMOS transistor 2 and an NMOS transistor 3 is provided with a voltage control means to variably control a source potential of the PMOS transistor 2, and a voltage shifting means to raise a source potential of the NMOS transistor in order to remove DC offset.例文帳に追加

ＰＭＯＳトランジスタ２およびＮＭＯＳトランジスタ３から成るＣＭＯＳインバータを有して構成される増幅回路において、ＰＭＯＳトランジスタ２のソース電位を可変に制御する電圧制御手段と、ＤＣオフセットを除去するようにＮＭＯＳトランジスタ３のソース電位を上げる電圧シフト手段とを備える。 - 特許庁

The level shifter 10 is equipped with a voltage setting circuit 17 which outputs either a drive power voltage Vdd or a low potential side potential Vss to a first and a second offset circuit 12A, 12B, a p-channel MOS transistor 25, and an n-channel MOS transistor 27 according to a voltage signal outputted from a first inverting circuit 15.例文帳に追加

レベルシフタ１０は、第１の反転回路１５から出力される電圧信号に応じて、第１及び第２のオフセット回路１２Ａ，１２Ｂ、Ｐチャネル型ＭＯＳトランジスタ２５、及びＮチャネル型ＭＯＳトランジスタ２７に駆動電圧Ｖdd及び低位側電位Ｖssの何れかを出力する電圧設定回路１７を備えた。 - 特許庁

Power supply potential lines VCCL101 to VCCL10n in n columns for supplying a supply voltage Vcc and precharge potential lines VPCL101 to VPCL10n in n columns for supplying a reference voltage Vpc for offset cancel are wired in the same direction so as to be made parallel with signal lines SGL101 to SGL10n, and fixed potential lines VCCCL are wired between adjacent signal lines.例文帳に追加

電源電圧Ｖｃｃを供給するｎ列分の電源電位線ＶＣＣＬ１０１〜ＶＣＣＬ１０ｎと、オフセットキャンセルを行うための基準電圧Ｖｐｃを供給するためのｎ列分のプリチャージ電位線ＶＰＣＬ１０１〜ＶＰＣＬ１０ｎを信号線ＳＧＬ１０１〜ＳＧＬ１０ｎの並行するように同一方向に配線し、かつ、隣接する信号線間に固定電位線ＶＣＣＣＬを配線する。 - 特許庁

Here, the sensor information detects whether signal line potential changes or is maintained in the chopper type comparator to perform binarization, and in this case, stable detection is performed by constituting the comparator so as to offset a threshold voltage.例文帳に追加

ここでセンサ情報は、チョッパー型コンパレータにおいて信号線電位が変化したか維持されているかを検出して２値化を行うが、この場合にコンパレータを、閾値電圧をオフセットさせる構成とすることで安定的な検知を行う。 - 特許庁

The electric circuit utilizes the fact that upon the input of a signal voltage to one terminal of the rectifying element, a potential offset by a threshold voltage of the rectifying element appears on the other terminal.例文帳に追加

そして本発明は、整流性素子の一方の端子に信号電圧を入力したとき、他方の端子の電位が該整流性素子のしきい値電圧分だけオフセットをかけた電位となることを利用した電気回路を提供する。 - 特許庁

Also, for adjusting the temperature characteristics of the offset voltage of the operational amplifier, a resistor 9 for adjustment for increasing the neutral potential VP1 and VP2 of the bridge circuit 10 is connected in series with the bridge circuit 10 for detecting pressure.例文帳に追加

また、そのオペアンプのオフセット電圧の温度特性を調整するために、ブリッジ回路１０の中点電位Ｖ_P1、Ｖ_P2を上昇させる調整用抵抗９が、圧力検出用ブリッジ回路１０に直列接続されている。 - 特許庁

In the configuration, since the transistor Q32p is not subjected to diode connection, thus approximating the collector terminal potential of the transistor Q32p to that of the transistor Q31p by the voltage regulation circuit 34, and hence reducing the offset voltage.例文帳に追加

上記構成では、上記トランジスタＱ３２ｐがダイオード接続されないので、電圧調整回路３４は、トランジスタＱ３２ｐのコレクタ端子電位をトランジスタＱ３１ｐに近づけることができ、上記オフセット電圧を低減できる。 - 特許庁

An analog-digital conversion section 32 includes a digital signal generation section 32a which is connected between a power terminal and a ground terminal and generates a high-level or a low-level output depending upon an input voltage, and an offset voltage generation section 32b which generates an offset voltage Vofs as a potential difference between the ground terminal and the digital signal generation section 32a.例文帳に追加

Ａ／Ｄ変換部３２は、電源端子と接地端子との間に接続され、入力電圧に応じてハイレベルの出力またはローレベルの出力を生成するデジタル信号生成部３２ａと、接地端子とデジタル信号生成部３２ａとの間における電位差としてのオフセット電圧Ｖofsを発生するオフセット電圧発生部３２ｂとを有する。 - 特許庁

Power supply potential lines VCCL101 to VCCL10n in n columns for supplying a supply voltage Vcc and precharge potential lines VPCL101 to VPCL10n in n columns for supplying a reference voltage Vpc for performing offset cancel are wired in the same direction so as to be parallel to signal lines SGL101 to SGL10n.例文帳に追加

電源電圧Ｖｃｃを供給するｎ列分の電源電位線ＶＣＣＬ１０１〜ＶＣＣＬ１０ｎと、オフセットキャンセルを行うための基準電圧Ｖｐｃを供給するためのｎ列分のプリチャージ電位線ＶＰＣＬ１０１〜ＶＰＣＬ１０ｎを信号線ＳＧＬ１０１〜ＳＧＬ１０ｎの並行するように同一方向に配線している。 - 特許庁

A V-I converter is formed of a combination of two CMOS inverter circuits, each consisting of a CMOS, a voltage control means for variably controlling the source potential of one of MOS transistors forming a CMOS, a voltage shift means for adjusting the source potential of the other MOS transistor forming the CMOS so as to remove DC offset.例文帳に追加

ＣＭＯＳと、ＣＭＯＳを成す一方のＭＯＳトランジスタのソース電位を可変に制御する電圧制御手段と、ＤＣオフセットを除去するようにＣＭＯＳを成す他方のＭＯＳトランジスタのソース電位を調整する電圧シフト手段とから成るＣＭＯＳインバータ回路を２つ組み合わせることで、Ｖ−Ｉ変換器（電圧電流変換器）を構成する。 - 特許庁