「output buffer」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

Data in a database 6 are processed through data image holding buffers in respective buffer pools 1 and 2 by an input/output means 7.例文帳に追加

データベース６のデータは、入出力手段７を通して各バッファプール１、２内のデータイメージ保持バッファを経て処理される。 - 特許庁

The buffer circuit is provided with a plurality of inverters for inverting an input signal at different threshold values and producing output signals.例文帳に追加

それぞれ異なる閾値で入力信号を反転させて出力信号を生成する複数のインバータをバッファ回路に備える。 - 特許庁

If a matching event is not in the queue, XWindowEvent flushes the output buffer and blocks until one is received.例文帳に追加

マッチするイベントがキューに入っていない場合、XWindowEventは出力バッファの内容をフラッシュし、イベントを受け取るまで処理をブロックする。 - XFree86

If the event you requested is not in the queue, XMaskEvent flushes the output buffer and blocks until one is received.例文帳に追加

要求したイベントがキューに入っていない場合、XMaskEventは出力バッファの内容をフラッシュし、イベントを受け取るまで処理をブロックする。 - XFree86

An interface 22 receives request from a controller 25 to read the image data from the buffer 23 so as to output to a display unit 4.例文帳に追加

インターフェイス２２は、コントローラ２５からの要求を受け、バッファ２３から画像データを読み出し、表示装置４へ出力する。 - 特許庁

The output buffer 450 outputs a delay clock CLKD without deviation in the duty due to a difference from a gate load to a terminal 455.例文帳に追加

出力バッファ４５０は、ゲート負荷の違いによるデューティずれのない遅延クロックＣＬＫＤを端子４５５へ出力する。 - 特許庁

A C-MOSIC such as 74HC244 is used as the output buffer circuits 62, 63, 69 and 71 of a main substrate 31.例文帳に追加

主基板３１の出力バッファ回路６２，６３，６９，７１として、Ｃ−ＭＯＳＩＣ例えば７４ＨＣ２４４が用いられる。 - 特許庁

The buffer material output means (protection control part 20) reduces the impact given to the casing by outputting the buffer material (cushion 1) from a corner of the casing to the outside.例文帳に追加

緩衝材出力手段（保護制御部２０）は、緩衝材（クッション１）を、当該筐体の隅から外部に出力することにより、当該筐体に与える衝撃を緩衝材（クッション１）が保護する。 - 特許庁

Next, when a fact that an data for recording for 1 VOBU is stored in the buffer memory 13 is not detected, the free space of the buffer memory 13 is acquired again and output processing is performed (S10→S3).例文帳に追加

次に、１ＶＯＢＵ分の記録用データがバッファメモリ１３に記憶されたことが検出されなければ、再度バッファメモリ１３の空き容量を取得して、出力処理を行う（Ｓ１０→Ｓ３）。 - 特許庁

(n) bits parallel data is delivered and received between the data buffer and the normal data section of the cell array, and (m) bits parallel data (m<n) is delivered and received between the data buffer and an external input/output terminal.例文帳に追加

データバッファとセルアレイのノーマルデータ部との間はｎビット並列データの授受が行われ、データバッファと外部入出力端子の間はｍビット並列データ（但し、ｍ＜ｎ）の授受が行われる。 - 特許庁

Thus, the input output device 30 requires no memory read processing that reads contents of the channel program 21 to obtain the data transmission buffer addresses 40 and the data reception buffer addresses 41 at its data transmission reception.例文帳に追加

これにより、入出力装置３０がデータ送受信時にデータ送信バッファアドレス４０及びデータ受信バッファアドレス４１を得るためにチャネルプログラム２１の内容を読出すメモリリ−ドが不要となる。 - 特許庁

A cache transfer-control section 7 confirms execution of the instruction output from the pre-fetch buffer 2 to the CPU core 6, and thereafter stores the instruction from the pre-fetch buffer 2 to the instruction cache 3.例文帳に追加

キャッシュ転送制御部７はこのプリフェッチバッファ２からＣＰＵコア６へ出力された命令の実行を確認した後、その命令をプリフェッチバッファ２から命令キャッシュ３に格納させる。 - 特許庁

To provide a buffer circuit capable of correctly detecting whether termination is carried out or not regardless of existence of signal output, to provide a termination detection apparatus equipped with the buffer circuit, and to provide a termination detection method.例文帳に追加

信号の出力の有無に関わらず、終端されているかどうかを正しく検出するバッファ回路、そのようなバッファ回路を備えた終端検出装置、及び終端検出方法を提供する。 - 特許庁

A channel to output the signal from the buffer of the node device is successively changed and when the signal is not a signal designating a transmitting channel, regardless of the changed channel, the signal is read out of the buffer and transmitted.例文帳に追加

ノード装置のバッファからの信号を出力するチャネルを次々に変更し、送信チャネルを指定する信号でなければ、変更されたチャネルに係らずにバッファから信号を読み出して送信する。 - 特許庁

A power source system and a ground system of the input buffer and the output buffer are formed as different systems in this semiconductor device having a boundary scan loaded thereon, to thereby enable to set a power source voltage and a ground voltage individually.例文帳に追加

バウンダリスキャンを搭載した半導体装置で、入力バッファと出力バッファの電源系およびグランド系を別系統とし、電源電圧、グランド電圧を個々に設定することを可能とした。 - 特許庁

A condition (amplifying operation/high impedance) of the buffer 44 is thereby controlled by a signal impressed to a terminal Ta, and a signal of a terminal Tb is output to a pad SPAD via the buffer 44.例文帳に追加

これにより、端子Ｔａへ印加する信号でバッファ４４の状態（増幅動作／ハイインピーダンス）が制御され、また、端子Ｔｂの信号がバッファ４４を介してパッドＳＰＡＤへ出力される。 - 特許庁

A common-mode buffer BUF and an inverter series circuit consisting of series connection of two inverters INV1, INV2 are connected in parallel between an input terminal and an output terminal of the buffer circuit.例文帳に追加

バッファ回路は、入力端子と出力端子との間に、同相バッファＢＵＦと、２つのインバータＩＮＶ１、ＩＮＶ２とが直列接続されたインバータ直列回路とが並列に接続されている。 - 特許庁

The packet processor 1 is composed of a serial connection of an input buffer 13, a plurality of reconfigurable devices 11, 12, and an output buffer 14, and of fed-back reconfigurable devices 11, 12.例文帳に追加

パケット処理装置１は、入力バッファ部１３、複数のリコンフィギュアブルデバイス１１，１２及び出力バッファ部１４を直列接続し、リコンフィギュアブルデバイス１１，１２をフィードバック接続して構成される。 - 特許庁

Output signals of buffer circuits 9 and 12 are leaked to buffer circuits 10 and 13 via parasitic capacities of switches SW1 and W2.例文帳に追加

これにより、サンプリングスイッチＳＷ１及びＳＷ２の寄生容量を介して漏れる信号が打ち消され、出力信号Ｖｏｕｔ及び＊Ｖｏｕｔの変動が防止され、トラックホールド回路の精度の向上が図れる。 - 特許庁

When low-rank bits represent predetermined data, a first selection voltage (VL) selected in the first selection circuit (16) is directly output to a third node (N3) without routing the first buffer (11) and the second buffer (12).例文帳に追加

また、下位ビットが所定のデータのときに、第１バッファ（１１）と第２バッファ（１２）を介さないで、第１選択回路（１６）で選択した第１選択電圧（ＶＬ）を第３ノード（Ｎ３）に直接出力する。 - 特許庁

A display control device 1 includes: a plurality of display devices 16a and 16b; a display output part 18 supplying image data to the display devices 16a and 16b; a frame buffer 22 temporarily storing the image data; and a buffer control part 24 controlling the frame buffer 22.例文帳に追加

表示制御装置１は、複数の表示デバイス１６ａ，１６ｂと、表示デバイス１６ａ，１６ｂに画像データを供給する表示出力部１８と、画像データを一時的に格納するフレームバッファ２２と、フレームバッファ２２を制御するバッファ制御部２４とを備える。 - 特許庁

A field through level to be detected in the CDS circuit 22 is detected, and the temperature of the buffer circuit 14, namely, that of the scope tip part is detected from a linear relationship between the input/output voltage of the buffer circuit 14 and the temperature of the buffer circuit 14.例文帳に追加

そして、ＣＤＳ回路２２において検出されるフィードスルーレベルを検出し、バッファ回路１４の入出力電圧とバッファ回路１４の温度との線形関係に基づき、バッファ回路１４の温度、すなわちスコープ先端部の温度を検出する。 - 特許庁

A disk drive control part 5b controls the disk device 28 to perform recording and reproducing the video data therein by time-sharing, and also controls timing for reading the video data from the buffer memory 23 as an input buffer means and an output buffer means.例文帳に追加

ディスクドライブ制御部５ｂは、上記ディスク装置２８における上記映像データの記録と、再生とを時分割に行わせると共に、入力バッファ手段及び出力バッファ手段としてのバッファメモリ２３からの上記映像データの読み出しタイミングを制御する。 - 特許庁

Camera image data imaged by a plurality of camera modules 2 are stored in an input buffer 12, and the camera image data stored in the input buffer 12 are rearranged in an output buffer 16 by using an address conversion table stored in a storage part 15, and thereby the panoramic image is created.例文帳に追加

複数のカメラモジュール２で撮像されたカメラ画像データを入力バッファ１２に格納し、記憶部１５に記憶されたアドレス変換テーブルを用いて、入力バッファ１２に格納されたカメラ画像データを出力バッファ１６に再配置して、俯瞰画像を作成する。 - 特許庁

To prevent underflow, wherein an input to a buffer does not catch up with an output from the buffer, a transmit pointer is forced to wait at a current end-of-line symbol to transmit fill bits until there are at least two end-of-line symbols stored in the buffer.例文帳に追加

バッファへの入力がバッファからの出力に追いつかなくなるアンダーフローを防止するため、今回の行の行末記号の場所で伝送ポインタを強制的に待機させ、バッファに少なくとも２個の行末記号が記憶されるまで、フィルビットを伝送する。 - 特許庁

The data processing macro has a data processing part for processing data, the buffer with data input and output ports for temporarily storing and burst-transferring the data processed by the data processing part, and a buffer control part for causing the buffer to burst-transfer the stored data.例文帳に追加

該データ処理マクロは、データを処理するデータ処理部と、データ処理部が処理したデータを一時的に蓄積してバースト転送する、データの入力ポートと出力ポートとを有するバッファと、バッファに、蓄積されたデータをバースト転送させるバッファ制御部と、を有する。 - 特許庁

The output buffer circuit has a pre-buffer consisting of two current amplifiers which amplify the same small signals and a main buffer consisting of two current mirror circuits which stabilize and amplify the signals from the current amplifiers.例文帳に追加

本発明に係る出力バッファ回路は、同一の微小信号を増幅する二つの電流増幅器からなるプリバッファと、それぞれの電流増幅器による増幅信号を安定化させながら増幅する二つのカレントミラー回路からなるメインバッファとを有している。 - 特許庁

The data constitutions, start addresses, and number of blocks of first and second data transfer can be designated, and the input and output of data at a buffer memory side of the second data transfer is started when the input and output of data at the buffer memory side of the first data transfer is completed, and the other input and output is made executable as the consecutive one.例文帳に追加

第１及び第２のデータ転送のデータ構成、開始アドレス、ブロック数などを指定可能にし、第１のデータ転送のバッファメモリ側の入出力の完了時点で、第２のデータ転送のバッファメモリ側の入出力を開始し、他方の入出力は連続したものとして実行可能にする。 - 特許庁

To provide an output buffer circuit in which a slew rate increasing part constituted of a switching element is added, so that an output voltage having a high slew rate is obtained even through a smaller amount of a bias current than that required in a conventional output buffer, thereby preventing much power from being consumed.例文帳に追加

スイッチング素子からなるスルーレート増加部を追加することによって、従来の出力バッファ回路において求められていたバイアス電流より少ない量のバイアス電流のみでも高スルーレートの出力電圧を得ることができ、これにより多い量の電力が消費されるのを防止できる出力バッファ回路を提供する。 - 特許庁

Further, an output buffer 22 switches the correspondence between a separate signal y1i to be output through the first output channel Op1i and a second output channel Op2i based upon the result of the replacement decision on the separate signal y1i.例文帳に追加

さらに、出力バッファ２２により、分離信号ｙ1iの入れ替わり判別の結果に基づいて、第１出力チャンネルＯｐ１ｉを通じて出力されるいずれの分離信号ｙ1iを、第２出力チャンネルＯｐ２ｉのいずれを通じて出力するかを切り替える。 - 特許庁

To provide a tolerant buffer circuit and an interface which cause no reverse current from an output terminal to an power supply voltage when the output terminal is at a potential higher than the power supply voltage of the output circuit, or even if the power supply voltage of the output circuit comes to 0 V.例文帳に追加

出力端子が出力回路の電源電圧より高電位である場合や、出力回路の電源電圧が０Ｖになっても出力端子から電源電圧へ電流の逆流入は発生しないトレラントバッファ回路及びインターフェースを提供すること。 - 特許庁

Therefore it is not necessary to bring a probe needle into contact with the terminal 3a for output signal corresponding to the output buffer circuit 8a because the output signal S1 is supplied to the semiconductor test device through the probe needle contacted with the terminal 3c for output signal.例文帳に追加

これにより、出力信号用端子３ｃに接触されたプローブ針を介して半導体試験装置に出力信号Ｓ１が供給されるので、出力バッファ回路８ａに対応する出力信号用端子３ａにプローブ針を接触させなくても良い。 - 特許庁

An output buffer 22 can select any one of a second output channel Op2i by a switching in order to output any one of separation signal y1i outputted through the first output channel Op1i based on a judgment result of switching status of a separation signal y1i.例文帳に追加

さらに、出力バッファ２２により、分離信号ｙ1iの入れ替わり判別の結果に基づいて、第１出力チャンネルＯｐ１ｉを通じて出力されるいずれの分離信号ｙ1iを、第２出力チャンネルＯｐ２ｉのいずれを通じて出力するかを切り替える。 - 特許庁

When the processing is not executed yet, a step for preparing reference information to input values and output values on a task queue; a step for assigning storage regions to the output values to an output address buffer and an output index buffer; and a step for preparing the reference information to the input values and the output values on the task queue and showing the completion of the processing at the shader stage are executed.例文帳に追加

処理がまだ実行されていない場合には，入力値，及び出力値への参照情報を前記タスクキュー上に作成する工程と，出力値への記憶領域を前記出力アドレスバッファ，及び出力インデックスバッファに割り当てる工程と，入力値，及び出力値への参照情報をタスクキュー上に作成してシェーダステージにおける処理が完了したことを示す工程とを実行する。 - 特許庁

The level shift circuit L00, the level shift circuit L04 and the level shift circuit LM-4 are connected to adjoining four circuits of output buffer circuits Bu1 to Bu5 and BuM respectively, for example, the level shift circuit L00 is connected to output buffer circuits Bu1 to Bu4.例文帳に追加

レベルシフト回路Ｌ００、レベルシフト回路Ｌ０４、及びレベルシフト回路ＬＭ−４は、それぞれ出力バッファ回路Ｂｕ１乃至Ｂｕ５、ＢｕＭの隣接する４個に、例えば、レベルシフト回路Ｌ００は出力バッファ回路Ｂｕ１乃至Ｂｕ４に接続されている。 - 特許庁

The driver circuit includes a differential pre-buffer circuit 22 for clamping and outputting a signal by diodes 16 and 17 having nonlinear voltage current characteristics to an input signal and a differential output circuit 23 for amplifying and outputting an output signal of the differential pre-buffer circuit 22.例文帳に追加

入力信号に対し非線形な電圧電流特性を有するダイオード１６、１７によって信号をクランプして出力する差動プリバッファ回路２２と、差動プリバッファ回路２２の出力信号を増幅して出力する差動出力回路２３を備える。 - 特許庁

A semiconductor device includes an output buffer 100 capable of adjusting impedance on the basis of impedance adjusting signals ZQP, ZQN and a slew-rate control circuit 400 for adjusting a slew rate of the output buffer 100 on the basis of the impedance adjusting signals ZQP, ZQN.例文帳に追加

インピーダンス調整信号ＺＱＰ，ＺＱＮに基づいてインピーダンスを調整可能な出力バッファ１００と、インピーダンス調整信号ＺＱＰ，ＺＱＮに基づいて出力バッファ１００のスルーレートを調整するスルーレート制御回路４００とを備える。 - 特許庁

Since a musical sound waveform Out is generated based on a waveform output W which is read through a first waveform buffer 102 small in buffer size in a low speed arithmetic cycle within a fixed period from key-on time, the sound output response is prevented from being degraded at the time or real time performance.例文帳に追加

キーオン時点から一定時間内では低速演算周期下でバッファサイズの小さい第１波形バッファ１０２を介して読み出される波形出力Ｗに基づき楽音波形Ｏｕｔを発生する為、リアルタイム演奏時の発音レスポンスの低下を防ぐ。 - 特許庁

Decoding is started at a point of time (a point of time B in Fig.22) when decodable data are pooled in a buffer, and when outputable frames are stored in the buffer, the output is switched from the auxiliary video data into the principal video data and an output of the principal video data is started (a point of time C in Fig. 22).例文帳に追加

デコード可能なデータがバッファに溜め込まれた時点（時点Ｂ）でデコードが開始され、出力可能なフレームがバッファに格納されると、出力が補助ビデオデータから本線ビデオデータに切り換えられ、本線ビデオデータの出力が開始される（時点Ｃ）。 - 特許庁

In the FIFO system buffer device 161 of different input and output transfer bit numbers, a controller 310 jumps input and output pointers according to given conditions after data transfer of a given unit (for example, sector unit) to a buffer memory part 300.例文帳に追加

入出力転送ビット数の異なるＦＩＦＯ方式のバッファ装置１６１において、コントローラ３１０は、バッファメモリ部３００に対する所定単位（例えばセクタ単位）のデータ転送終了後に、入出力ポインタを所定の条件に従ってジャンプさせる。 - 特許庁

In the macro MACRO2, a selection signal of a selector SEL1 turns to a low level, an enable signal of a three-state buffer TR1 becomes active, and an output of the macro MACRO1 is outputted to an output test bus BUSO through the selector SEL1 and the three-state buffer TR1.例文帳に追加

マクロＭＡＣＲＯ２ではセレクターＳＥＬ１の選択信号がロウレベル、スリーステートバッファＴＲ１のイネーブル信号がアクティブとなり、マクロＭＡＣＲＯ１の出力はセレクターＳＥＬ１とスリーステートバッファＴＲ１を経由して出力テストバスＢＵＳＯに出力される。 - 特許庁

Thereby, when the contact pin 2 is coupled succeedingly, an output end of an output buffer 1 and the input end of the input buffer 3 have a same logical level preventing an error such as logical level reversal that may occur if just conventional pull-up resistor and pull-down resistor are used.例文帳に追加

よって、次のコンタクトピン２の結合時に、出力バッファ１の出力端と、入力バッファ３の入力端は同一論理レベルにあり、従来の単なるプルアップ抵抗，プルダウン抵抗使用時のように論理レベルが反転するといったエラーは発生しない。 - 特許庁

In this structure, when an input/output buffer is arranged adjacent to X orientation or Y orientation, each VDD wiring and GND wiring of the input/output buffer belonging to the same group adjacent to each other are mutually connected on a cell frame 501 automatically.例文帳に追加

この構造により、入出力バッファをＸ方向またはＹ方向に隣接して配置した場合、互いに隣接した同一グループ内に属する入出力バッファの各ＶＤＤ配線、各ＧＮＤ配線は、セル枠５０１上で互いに自動的に接続する。 - 特許庁

A buffer circuit mounted in a memory circuit includes: a signal input terminal; a synchronous input buffer having an input terminal coupled to the signal input terminal; and a switching circuit which selectively outputs an output signal of the synchronous input buffer or an output signal of the asynchronous input buffer according to an operational mode of the memory circuit.例文帳に追加

本発明に係るメモリ回路に装着されたバッファ回路は、信号入力端と、信号入力端に接続された入力端を有する同期入力バッファと、信号入力端に接続された入力端を有する非同期入力バッファと、メモリ回路の動作モードによって同期入力バッファの出力信号または非同期入力バッファの出力信号を選択的に出力するスイッチング回路とを具備する。 - 特許庁

To provide a tri-state CMOS output buffer that has an output node and a protection circuit for preventing an integrated circuit from being destroyed, when a bus voltage exceeds a power supply reference voltage.例文帳に追加

バス電圧が電源参照電圧を越えた時に、集積回路の破壊を防ぐ保護回路及び出力ノードを有する３状態ＣＭＯＳ出力バッファを提供する。 - 特許庁