「output buffer」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

To add a drive capability assisting function, that is turned "on" on the basis of a received control signal in the operation of the output buffer circuit to drive the output, to a protective MOS transistor.例文帳に追加

保護ＭＯＳトランジスタに、出力バッファ回路の動作時に、入力された制御信号にもとづいて“ＯＮ”し、出力をドライブする駆動能力補助機能を付加する。 - 特許庁

To significantly reduce noises due to switching of an output buffer, by individually setting a current variation rate between an output current in steady time and a current at signal transition.例文帳に追加

定常時の出力電流と信号遷移時の電流との電流変化率を個別に設定し、出力バッファのスイッチングによるノイズなどを大幅に低減する。 - 特許庁

A transistor size of the first switch performing clamping is can be made much smaller than an output transistor size of the output buffer, and consequently, the chip occupation area is not increased.例文帳に追加

該クランプを行なう第１スイッチのトランジスタサイズは出力バッファの出力トランジスタサイズに比べて格段に小さくて済み、チップ占有面積を増大させない。 - 特許庁

The output of a photo diode 1 which detects an optical signal from an optical fiber sequentially passes an initial-stage amplifier part, an amplifier 17, a hysteresis comparator 18, a buffer 19, and an output stage.例文帳に追加

光ファイバからの光信号を検知するフォトダイオード１の出力は、初段アンプ部、アンプ１７、ヒステリシスコンパレータ１８、バッファ１９および出力段を順次経由する。 - 特許庁

A second selector SEL2 receives an output signal S7 of the buffer amplifier 16 and outputs the output signal S7 selectively to either of the corresponding data line DL and A/D converter 30.例文帳に追加

第２セレクタＳＥＬ２は、バッファアンプ１６の出力信号Ｓ７を受け、対応するデータ線ＤＬおよびＡ／Ｄコンバータ３０のいずれかに選択的に出力する。 - 特許庁

The output buffer outputs an output signal having a voltage swing VHIGH up to three times as large as a maximum voltage V_max applicable between nodes of transistors.例文帳に追加

出力バッファは、トランジスタのノード間に印加可能な最大電圧Ｖ_ｍａｘの大きさの約３倍までの電圧スイングＶ_ＨＩＧＨを有する出力信号を出力する。 - 特許庁

Because the internal output line is driven to a ground voltage by an output driver of each page buffer, the program verifying readout by the wired-OR system is permitted.例文帳に追加

前記内部出力線はページバッファーそれぞれの出力ドライバーによって接地電圧に駆動されるので、ワイヤードオア方式によるプログラム確認読出しが可能である。 - 特許庁

To provide output buffer performance regardless of external factors and linear over the operating voltage range of an output driver by the device of resistors and transistors.例文帳に追加

抵抗器およびトランジスタの装置が出力ドライバの動作電圧範囲にわたって線形であり、外部要因には無関係である出力バッファ性能を提供する。 - 特許庁

The data output interface model 4 compares data outputted from the circuit 2 with an expected value of the output data buffered in an expected value data buffer 7.例文帳に追加

データ出力インタフェースモデル４は、前記回路２から出力されたデータを期待値データバッファ７にバッファリングされている、その出力データについての期待値と比較する。 - 特許庁

The optical transmitter 3 includes an LD 4, an LD driving circuit 6, an APC circuit 7, a controller 8, an external supervisory control signal input/output terminal (g), and an output buffer 9.例文帳に追加

光送信器３は、ＬＤ４、ＬＤ駆動回路６、ＡＰＣ回路７、コントローラ８、外部監視制御信号入出力端子ｇ、出力用バッファ９を備える。 - 特許庁

When a frame output from the delay buffer unit has packet loss, a speech waveform interpolation processing unit (17) cuts waveforms of a pitch length out of a frame waveform from the output buffer (14) and a frame waveform from the delay buffer unit (19), arranges them one after the other to generate two frame waveforms, and generates an interpolated speech signal from them.例文帳に追加

遅延バッファ部から出力するフレームがパケットロスであった場合、音声波形補間処理部（１７）において出力バッファ（１４）からのフレーム波形と、遅延バッファ部（１９）からのフレーム波形からそれぞれピッチ長の波形を切り出し、それぞれ並べて２つのフレーム波形を生成し、それらから補間音声信号を生成する。 - 特許庁

The receiver includes a buffer control means (31) to adjust a buffering volume of the data stored in the buffer (13) to be set at a preset assumed value when inputting the data from the buffer (13) to the descrambler (14) for the first time after acquiring the control information for allowing the audio output and the video output.例文帳に追加

受信装置は、音声出力及び映像出力を可能とするための制御情報の取得後に初めてバッファ（１３）からデスクランブラ（１４）に入力する際にバッファ（１３）に蓄積されたデータのバッファ量が予め設定された想定量となるように調整するバッファ制御手段（３１）を有する。 - 特許庁

The node proxy buffer controls input and output of the data packet in the node proxy buffer so that a predetermined queue length of the stored data packet can be held in a "connection state", and it controls to delay a predetermined time, and output the data packet from the node proxy buffer in the "breakdown state".例文帳に追加

ノードプロキシバッファは、「接続状態」である場合、蓄積されたデータパケットの所定キュー長が保持されるように、ノードプロキシバッファにおけるデータパケットの入力及び出力を制御し、「切断状態」である場合、所定時間だけ遅延させて、ノードプロキシバッファからデータパケットを出力するように制御される。 - 特許庁

An ATM exchange 20 is provided with: a shared buffer 25 which has a plurality of transmission queues corresponding to a plurality of output routes and in which a cell is stored so as to belong to some transmission queue in accordance with the output route; and a shared buffer use rate monitor part 22 which monitors the occupied capacity of each transmission queue in the shared buffer 25.例文帳に追加

ＡＴＭ交換機２０は、複数の出力ルートに対応する複数の送信キューを有しており、出力ルートに従っていずれかの送信キューにセルが属するように格納される共有バッファ２５と、共有バッファ２５の各送信キューの使用量を監視する共有バッファ使用率監視部２２を備える。 - 特許庁

To provide a switch technology without requiring a complicated scheduler for all input output ports required for an input buffer type switch, causing increase in internal processing due to an increase in the number of accommodated ports such as an output buffer type switch and a shared buffer type switch, nor a remarkable increase in the H/W scale.例文帳に追加

本発明は、入力バッファ型スイッチに必要な全入出力ポートを対象にした、複雑なスケジューラがなく、出力バッファ型スイッチや共有バッファ型スイッチのような収容ポート数増加に伴う内部処理速度の高速化を伴わず、また、H/W規模が大幅に増加しないスイッチ技術を提供することにある。 - 特許庁

Respective delay sections D have the identical configuration, and each delay section includes a delay buffer I for outputting a signal resulting from delaying an input signal by a delay time, corresponding to the control voltage VC and a shaping buffer J for shaping the output of the delay buffer I into a rectangular wave having an amplitude of a power source voltage and outputting the shaped output.例文帳に追加

各遅延部Ｄは互いに同一の構成を有し、入力された信号に対して制御電圧ＶＣに応じた遅延時間だけ遅延した信号を出力する遅延バッファＩと、遅延バッファＩの出力を電源電圧の振幅を有する矩形波に整形して出力する整形バッファＪとを含む。 - 特許庁

A buffer monitoring part 27 monitors a data amount temporarily stored in the flow control buffer 23 and makes a PAUSE packet generating part 38 generate a PAUSE packet for stopping a data output of the buffer part 21 when the data amount becomes a prescribed threshold or more.例文帳に追加

バッファ監視部２７は、フロー制御バッファ２３に一時的に保存されるデータ量を監視し、所定の閾値以上になったときに、バッファ部２１のデータ出力を停止させるＰＡＵＳＥパケットをＰＡＵＳＥパケット生成部３８に生成させる。 - 特許庁

The output buffer circuit includes selector circuits 1-3 in the pre-stage of the buffer, and is capable of selecting, by the selector logic, signals input into the buffer and inverts the data signal in the inverter, and adjusts the amount of pre-emphasis and the number of pre-emphasis taps by the select signal of the selector logic.例文帳に追加

バッファの前段にセクレタ回路1〜3を有し、インバータは、セレクタ論理によりバッファに入力する信号を選択可能で、データ信号を反転し、セレクタ論理のセレクト信号により、プリエンファシス量とプリエンファシスタップ数を調整する。 - 特許庁

For example, a signal sent from an output buffer circuit 107 of a semiconductor chip 300_N is transmitted to an input buffer circuit 108 of a semiconductor chip 300_1 through a repeater buffer circuit 301 of each of semiconductor chips 300_2 to 300_N.例文帳に追加

例えば、半導体チップ３００_Ｎの出力バッファ回路１０７より送信された信号は、各半導体チップ３００_２〜３００_Ｎのリピータバッファ回路３０１を介して半導体チップ３００_１の入力バッファ回路１０８に伝送される。 - 特許庁

A dedicated circuit 102 for encryption, decryption and message authentication and the second data buffer 102B are directly connected via a local bus 104 and connection destinations of input/output of the first data buffer 101B and the second data buffer 102B can be replaced.例文帳に追加

暗復号・メッセージ認証専用回路１０２と第２のデータバッファ１０２Ｂがローカルバス１０４を介して直接に接続され、第１のデータバッファ１０１Ｂと第２のデータバッファ１０２Ｂの入出力の接続先が入れ替え可能に構成されている。 - 特許庁

In a case where the absolute value of the difference between the data value of the line buffer and the data value of the pixel of interest is equal to or higher than the threshold, the value of the pixel of interest is defined as an output value as it is, blended with the value of the line buffer while increasing the ratio of the pixel of interest, and stored in the line buffer.例文帳に追加

ラインバッファのデータ値と着目画素のデータ値の差の絶対値が閾値以上の場合には、着目画素の値をそのまま出力値とし、着目画素の割合を大きくしてラインバッファの値とブレンドし、ラインバッファに格納する。 - 特許庁

A phase difference signal to be outputted from an exclusive logical type phase comparator 3' is inputted into a loop filter 12 via a main buffer circuit 4, a sub-buffer circuit 7 and a sub-buffer circuit 21 which restricts an output current by the gate size of a MOS transistor.例文帳に追加

排他論理型の位相比較器３’から出力される位相差信号を、メインバッファ回路４とサブバッファ回路７と、出力電流をＭＯＳトランジスタのゲートサイズにより制限したサブバッファ回路２１を介してループフィルタ１２へ入力する。 - 特許庁

A semiconductor memory 1 is provided with a NAND gate 2 for a DRAM, a clock generating circuit 3, an address buffer 4 a row decoder 5, a column decoder 6, an input buffer 10, an output buffer 11, and a memory cell array 8 for a SRAM.例文帳に追加

半導体メモリ１は、ＤＲＡＭ用のＮＡＮＤゲート２、クロック発生回路３、アドレスバッファ４、行デコーダ５、列デコーダ６、入力バッファ１０および出力バッファ１１と、ＳＲＡＭ用のメモリセルアレイ８および入出力制御回路９とを備える。 - 特許庁

A buffer circuit included in a memory circuit is equipped with a signal input terminal, a synchronous input buffer having an input terminal connected to the signal input terminal, an asynchronous input buffer having an input terminal connected to the signal input terminal, and a switching circuit outputting selectively an output signal from the synchronous input buffer or the output signal from the asynchronous input buffer according to the operation mode in the memory circuit.例文帳に追加

本発明に係るメモリ回路に装着されたバッファ回路は、信号入力端と、信号入力端に接続された入力端を有する同期入力バッファと、信号入力端に接続された入力端を有する非同期入力バッファと、メモリ回路の動作モードによって同期入力バッファの出力信号または非同期入力バッファの出力信号を選択的に出力するスイッチング回路とを具備する。 - 特許庁

A switch 480 is provided for short-circuiting between a positive input terminal and an output terminal is with respect to the buffer amplifier 452 in which an input signal is input into the positive input terminal, the output terminal is connected to a negative input terminal, and a stabilized output signal is output.例文帳に追加

正入力端に入力信号が入力され、出力端が負入力端に接続され、安定化された出力信号を出力するバッファアンプ４５２に対し、正入力端と出力端を短絡するスイッチ４８０を設ける。 - 特許庁

A 5 V group output buffer circuit 3 receives an output signal S1 from an internal circuit 1 and outputs an output signal S3 to an external output terminal 6 in response to a control signal S7a that denotes an external power supply voltage VEXT is higher than a prescribed value.例文帳に追加

５Ｖ系出力バッファ回路３は、内部回路１の出力信号Ｓ１を受け、外部電源電圧Ｖ_EXTが所定値より高いことを示す制御信号Ｓ７ａに応じて出力信号Ｓ３を外部出力端子６に出力する。 - 特許庁

An OR circuit OR to which a scan mode signal SCAN and output data of a logic circuit LGC are input is provided, and the output Buffer BUFA is controlled in such a way as to be set at an output inhibition state according to output data of the OR circuit OR.例文帳に追加

スキャンモード信号ＳＣＡＮ及び論理回路ＬＧＣの出力データが入力されたオア回路ＯＲを備え、このオア回路ＯＲの出力データに応じて出力バッファＢＵＦＡが出力禁止状態となるように制御されている。 - 特許庁

The output buffer 9 includes an input terminal, connected to the TxFault output terminal (b), and an output terminal which is pulled up to a predetermined voltage and connected to the TxDisable input terminal (a), and is connected to the external supervisory control signal input/output terminal (g).例文帳に追加

出力用バッファ９は、TxFault出力端子ｂと接続された入力端子と、所定の電圧にプルアップされTxDisable入力端子ａに接続されると共に、外部監視制御信号入出力端子ｇと接続された出力端子とを備える。 - 特許庁

Next, the current flowing through an electric source line for supplying a driving electric source to the output buffer circuit for a certain time is measured under the condition that the test potential established on the signal terminal is maintained, while making the output buffer circuit inactivation state.例文帳に追加

次いで、出力バッファ回路を非作動状態とし、前記信号端子に設定されたテスト電位が保持される状況下で、一定時間の間に前期出力バッファ回路に駆動電源を供給する電源線を流れる電流を計測する。 - 特許庁

A second switching circuit 6 switches the two voltages Sxa, Sxb from the serial resistor 1 so as to input the voltages to any one of the first output buffer 4 and the second output buffer 5 to meet input voltage ranges.例文帳に追加

第２のスイッチング回路６は、直列抵抗体１からの２つの電圧Ｓｘａ、Ｓｘｂを、それぞれの入力電圧範囲に適合するように、第１の出力バッファ４、第２の出力バッファ５のいずれかに入力するように切り換えを行う。 - 特許庁

A switching circuit A4 is switched to output an upper limit voltage V1 from a buffer means A5 when a signal EX1 is larger than a threshold Va, and to output a lower limit voltage V2 from a buffer means A6 when being smaller.例文帳に追加

信号ＥＸ１がしきい値Ｖａよりも大きい場合には、バッファ手段Ａ５から上限電圧Ｖ１が出力され、小さい場合にはバッファ手段Ａ６から下限電圧Ｖ２が出力されるように、切換え回路Ａ４が切り換えられる。 - 特許庁

An application 1 ensures a file input/output data buffer 1A in an area accessible to firmware 3 to write data and notifies the location of the data buffer to the firmware (S4), and issues a file input/output request via an operating system (S5).例文帳に追加

アプリケーション１はファイル入出力用のデータバッファ１Ａをファームウェア３がアクセスできる領域に確保してデータを書込み、ファームウェアにデータバッファの位置を通知し（Ｓ４）、オペレーティングシステムを通じて、ファイル入出力要求を発行する（Ｓ５）。 - 特許庁

The electric power unit for driving the liquid crystal display unit has a multiplicity of buffer circuits B0 to B2 for generating a multiplicity of high output voltages V0 to V2 and a multiplicity of buffer circuits B3 and B4 for generating a multiplicity of low output voltages V3 and V4.例文帳に追加

液晶表示装置駆動用電源装置は、高電圧側の複数の電圧Ｖ０〜Ｖ２を発生する複数のバッファ回路Ｂ０〜Ｂ２と、低電圧側の複数の電圧Ｖ３、Ｖ４を発生する複数のバッファ回路Ｂ３、Ｂ４とを有する。 - 特許庁

In live reproducing, when a CPU 11 determines that information to be reproduced is recorded in the buffer 4, it controls to switch an AVSW3, read out the information from the buffer 4 instead of the HDD 10 and output it to the output section 2.例文帳に追加

ライブ再生時においてＣＰＵ１１は再生すべき情報はバッファ４に記録されていると判定するときは、ＡＶＳＷ３を切換えてＨＤＤ１０に代替してバッファ４から該情報を読出して出力部２に与えるよう制御する。 - 特許庁

While switching a TSV 14 to be inspected in order, a controller 34 causes a first output buffer BUF1 connected to the TSV 14 to be inspected to output a voltage of a first level and causes a second output buffer BUF2 connected to that TSV 14 to output a voltage of a second level different from the first level.例文帳に追加

コントローラ３４は、検査対象のＴＳＶ１４を順に切りかえながら、検査対象のＴＳＶ１４に接続される第１出力バッファＢＵＦ１に第１レベルの電圧を出力させるとともに、そのＴＳＶ１４に接続される第２出力バッファＢＵＦ２に、第１レベルと異なる第２レベルの電圧を出力させる。 - 特許庁

In the analog output module configured to output analog signals of multiple systems from a D/A converting means of multiple systems, a buffer for temporarily storing conversion output data is provided in a former stage of each D/A converting means, and the conversion output data are synchronously loaded to each D/A conversion means via the buffer.例文帳に追加

複数系統のＤ／Ａ変換手段から複数系統のアナログ信号を出力するように構成されたアナログ出力モジュールにおいて、前記各Ｄ／Ａ変換手段の前段に変換出力データを一時的に格納するバッファを設け、前記バッファを介して前記各Ｄ／Ａ変換手段に同時に変換出力データをロードすることを特徴とするもの。 - 特許庁

When the counter 42 is reset, an error block detector 44 detects that the data stored in the buffer 41 is false if the flag indicates errors, a multiplexer 45 selects outputs from the buffer 41 or from a frame buffer 46 to output to the buffer 46 responding to results of the detector 44.例文帳に追加

エラーブロックデテクタ４４は、データ量カウンタ４２がリセットされると、エラーフラグがエラーを示していればバッファ４１が記憶しているデータが誤りであると判断し、マルチプレクサ４５は、エラーブロックデテクタ４４の結果に応じてバッファ４１の出力またはフレームバッファ４６の出力を選択してフレームバッファ４６に出力する。 - 特許庁

An ATM function section 22 includes a transmission path termination function section 21; an S/P conversion section 35 for performing serial communication; a cell buffer 37 wherein an ATM switch stores an ATM cell; and a cell monitor section 38 for monitoring the ATM cell in the cell buffer to output a 'buffer ENP' signal when no ATM cell is resident in the cell buffer.例文帳に追加

ＡＴＭ機能部２２は、伝送路終端機能部２１とシリアル通信を行うＳ／Ｐ変換部３５と、ＡＴＭスイッチがＡＴＭセルを格納するセルバッファと３７、セルバッファ内のＡＴＭセルを監視しＡＴＭセルの滞留がない場合に「バッファＥＮＰ」信号を出力するセル監視部３８を含む。 - 特許庁

The memory device further includes a control circuit which controls so that the output of the buffer memory is input to at least one of the buffer memory and the driver through the data selection circuit or neither of the buffer memory nor the driver through the data selection circuit, in response to the selection of inputting to the buffer memory by the data selection circuit.例文帳に追加

さらに、データ選択回路によるバッファメモリへ入力の選択に対応して、バッファメモリの出力は、データ選択回路を介した該バッファメモリ及びドライバの少なくとも一方の入力として、または、データ選択回路を介した該バッファメモリ及びドライバのいずれにも入力しないように制御する制御回路を有する。 - 特許庁

A first N-channel MOS (metal oxide semiconductor) transistor 20 of a first buffer circuit and a second P-channel MOS transistor 41 of a second buffer circuit are added to an output circuit provided with a first control circuit 50, a level conversion circuit 11, the first buffer circuit 20, the second buffer circuit 40, and an over-voltage protection circuit 70.例文帳に追加

第１の制御回路部５０と，レベル変換回路１１と，第１のバッファ回路２０，第２のバッファ回路４０，過電圧保護回路７０とを備えた出力回路において，第１のバッファ回路の第１のＮチャネル型ＭＯＳトランジスタ２２，および第２のバッファ回路の第２のＰチャネル型ＭＯＳトランジスタ４１を付加した。 - 特許庁

The transmission line signal outputted from an output buffer and a transmission signal of a preceding stage of the output buffer are compared with each other to detect an extent of delay of the transmission line signal to the transmission signal, and the drive capability of the output buffer and the capacity component of the transmission line are varied in accordance with the extent of delay so that the delay is always kept at a predetermined extent.例文帳に追加

出力バッファから出力された送信ライン信号と出力バッファ前段の送信信号とを比較し、送信信号に対する送信ライン信号のディレイの大きさを検出し、前記ディレイの大きさに応じて、出力バッファのドライブ能力や送信ラインの容量成分を可変させ、前記ディレイが常に予め定められた一定の大きさに維持されるようにする。 - 特許庁

The solid-state imaging apparatus is configured such that in the case of amplifying an imaged signal voltage by the output buffer, a voltage in correlation with the magnitude of the signal voltage is applied to a current source voltage in the output buffer and a signal amplified by the voltage of the current source is extracted, and the low power consumption is realized by properly changing a current flowing through elements in the output buffer.例文帳に追加

撮像された信号電圧を出力バッファで増幅する場合に、その信号電圧の大小に相関関係がある電圧を、出力バッファ内の電流源電圧として供給し、その電流源電圧により増幅された信号を取り出す構成とし、出力バッファ内の素子を流れる電流量を訂正に変化させて低消費電力化を実現する。 - 特許庁

When an output signal S1 for the output buffer circuits 8a is detected by the terminal 3c for output signal, the switch circuit 9a and the switch circuits 11a, 11b are turned on and the switch circuits 9b, 9c are turned off.例文帳に追加

出力バッファ回路８ａの出力信号Ｓ１を出力信号用端子３ｃで検知する場合、スイッチ回路９ａ、スイッチ回路１１ａ、１１ｂをオンとして、スイッチ回路９ｂ、９ｃをオフとする。 - 特許庁

The boundary scan cell (BS cell) is provided with a one-to-one correspondence to an input/output cell 100 between the input/output cell 50 formed by a pad P and an input/output buffer (I/O in the drawing) and an internal logic circuit 110.例文帳に追加

バウンダリスキャンセル（ＢＳセル）は、パッドＰや入出力バッファ（図中、Ｉ／Ｏ）からなる入出力セル５０及び内部論理回路１１０間に、入出力セル１００と１対１の対応関係で設けられている。 - 特許庁

The semiconductor integrated circuit chip 1 includes a buffer amplifier 3 for outputting to a second output terminal 4, a signal acquired by buffering in the same phase, an output signal (analog signal) V_O transmitted to a first output terminal 2.例文帳に追加

半導体集積回路チップ１に、第１の出力端子２へ送出する出力信号（アナログ信号）Ｖｏを同相でバッファした信号を第２の出力端子４に出力するバッファアンプ３を備えている。 - 特許庁