「parallel code」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Data outputted from the parallel interface are stored in an external memory circuit, the execution conditions of the program are traced from the data, the generation interval of events is measured from the tracing start code and end code of the data code and the number of times of the generation of the event is measured from the specified event code of the data code.例文帳に追加

パラレル・インタフェースから出力されるデータを外部メモリ回路に記憶し、このデータからプログラムの実行状況をトレースすること、データ・コードのトレース開始コードと終了コードから事象の発生間隔の測定を行うこと、データ・コードの特定の事象コードから事象の発生回数の測定を行うことを含む。 - 特許庁

The memory controller performs control such that a data block and the error correction code are written in parallel with the plurality of memory chips.例文帳に追加

メモリコントローラは、データブロック及び誤り訂正符号が複数のメモリチップに並列して書き込まれるように制御する。 - 特許庁

CODE DIVISION MULTIPLE PARALLEL RADIO COMMUNICATION SYSTEM, TRANSMITTER, RECEIVER, TRANSMISSION METHOD, RECEIVING METHOD AND INFORMATION RECORDING MEDIUM例文帳に追加

符号分割多重並列無線通信システム、送信装置、受信装置、送信方法、受信方法、および、情報記録媒体 - 特許庁

To supply a program code input from a single terminal to a plurality of BIST (Built-In Self Test) circuits in parallel.例文帳に追加

単一の端子から入力したプログラムコードを複数のＢＩＳＴ（組み込み自己テスト）回路へ並列に供給する。 - 特許庁

The deskew processing section detects a frame synchronizing pattern of the second parallel signal and notifies the synchronizing code generating section 11 about the detected pattern.例文帳に追加

デスキュー処理部は、第２のパラレル信号のフレーム同期パターンを検出して同期コード生成部１１に通知する。 - 特許庁

At a decode stage in a low parallel execution mode, when the decode result is a high parallel instruction whose parallel degree is "4" (that is, 4 SIMD), a program control part 4A outputs an instruction code OP to indicate an NOP instruction in a cycle just after the high parallel instruction without incrementing a program counter PC.例文帳に追加

プログラム制御部４Ａはデコード段階において、低並列実行モード時に、デコード結果が並列度が“４”の高並列命令の場合は、プログラムカウンタＰＣをインクリメントすることなく、高並列命令の直後のサイクルでＮＯＰ命令を指示する命令コードＯＰを出力する。 - 特許庁

Since the boundary of the unit code data U1, U2, ... as shown in Fig.(c) is surely an N-bit integer multiple from the head, the unit code data are divided into a plurality of data at the boundary to perform decoding by parallel processing.例文帳に追加

図(c) に示す単位符号データＵ１，Ｕ２，...の境界は、必ず先頭からＮビットの整数倍目になるので、当該境界で複数に分割し、並列処理による復号化を行う。 - 特許庁

Synchronizing code detecting circuits 1A, 1B convert serial input data into parallel data, compares them with a preset code and output detecting pulses to a selector only in coincidence.例文帳に追加

同期コード検出回路１Ａ、１Ｂは、シリアルの入力データをパラレル変換した後に予め設定された設定コードと比較し、一致した場合にのみ検出パルスをセレクタ３に出力する。 - 特許庁

An information code 32 including the inspection result of the object 10 and an information code 31 including the inspection conditions of the object 10, when inspected, are arranged in parallel on the object 10.例文帳に追加

被検査物１０の検査結果を含む情報コード３２と、被検査物１０を検査した際の検査条件を含む情報コード３１とを被検査物１０上に並列して配置する。 - 特許庁

A transmitting side device 10 and a receiving side device 20 are connected to each other via a parallel bus 30 that carries in parallel transmission data and an error correcting code based on this transmission data.例文帳に追加

送信側デバイス１０と受信側デバイス２０とは、送信データとこの送信データに基づくエラー訂正符号とがパラレル送信されるパラレルバス３０を通じて接続されている。 - 特許庁

In a bar code reader 1, a front face section 10a and a plate 11 are arranged face to face in approximately parallel to each other, and a plane section 10d and a bottom face section 10e are arranged face to face in approximately parallel to each other.例文帳に追加

バーコードリーダ１は、正面部１０ａとプレート１１が略平行に対向して配置され、平面部１０ｄと底面部１０ｅが略平行に対向して配置される。 - 特許庁

Since the hybrid circuit 1000 conducts processing with parallel signals from an output of a differential code, signal conversion and inverse discrete Fourier transform, a time delay attended with serial parallel conversion is not caused.例文帳に追加

ハイブリッド回路１０００は、差動符号の出力から信号変換、離散フーリエ逆変換まで並列信号のまま処理するので、直並列変換に伴う時間遅延が生じない。 - 特許庁

The synchronization code is detected from the converted serial pixel signal and the plurality of serial pixel signals are converted into the parallel pixel signal by a plurality of serial-parallel converters 112, 114.例文帳に追加

こうして変換されたシリアルの画素信号から同期コードを検出し、複数のシリアルパラレル変換器１１２，１１４により、複数のシリアルの画素信号をパラレルの画素信号に変換する。 - 特許庁

The present invention relates to a low-density parity-check code decoder for executing decoding processing of a plurality of decoding blocks in parallel.例文帳に追加

本発明は、複数の復号ブロックの復号処理を並行的に実行する低密度パリティチェック符号復号装置に関する。 - 特許庁

The PN code generating circuits 2a-2n output output-patterns 1-n that are each k-bit parallel codes.例文帳に追加

これら各ＰＮ符号発生回路２ａ〜２ｎでは、それぞれｋビット並列符号である出力パターン１〜ｎが出力される。 - 特許庁

To achieve high rate processing in decoding a code having a parallel path while reducing the burden of processing without sacrifice of performance.例文帳に追加

パラレルパスが存在する符号を復号する際に、処理の負担を軽減し、性能を劣化することなく処理の高速化を図る。 - 特許庁

(a) Operating systems, programming development tools, or compilers that are designed for devices having parallel processing functions and are source code 例文帳に追加

イ　並列処理機能を有する装置のために設計されたオペレーティングシステム、プログラム開発ツール又はコンパイラであって、ソースコードのもの - 日本法令外国語訳データベースシステム

The radiation board 20 includes a bar code section 22 where a plurality of bar-shaped elements are arranged in parallel on one main surface of the base material.例文帳に追加

放射板２０は、基材の一つの主面に複数の棒状要素が互いに平行に配置されたバーコード部２２を含む。 - 特許庁

Two turbo decoders 101A, 101B repeatedly perform error correction decoding to input data (code blocks #1, #2) in parallel.例文帳に追加

２つのターボ復号器１０１Ａ、１０１Ｂは、並行して入力データ（コードブロック＃１、＃２）に対して誤り訂正復号を繰り返し行う。 - 特許庁

The Iγ distribution circuit 157 comprises a parallel path processing circuit 2251 for Iβ0 bundling the logarithmic likelihood Iγ corresponding to a parallel path, a parallel path processing circuit 2252 for Iβ1 and a parallel path processing circuit 2253 for Iα which are used at the time of decoding a code having a parallel path where the origin of transition has the same state the destination of transition has the same state.例文帳に追加

Ｉγ分配回路１５７は、遷移元のステートが同一であり且つ遷移先のステートが同一であるパラレルパスが存在する符号を復号する場合には、パラレルパスに対応する対数尤度Ｉγを束ねるＩβ０用パラレルパス処理回路２２５_1、Ｉβ１用パラレルパス処理回路２２５_2及びＩα用パラレルパス処理回路２２５_3を有する。 - 特許庁

To obtain information about the exchange of a plurality of components from a code by preparing the code as one failure event code, when a failure occurs in an element constituting a parallel computer and the plurality of components have to be exchanged for that failure.例文帳に追加

並列計算機内の構成する要素に何らかの障害が発生し、一障害に対し複数の部品交換の必要性が出た時、一つの障害事象コードとして作成し、当コードから複数個の部品交換に関する情報を得る。 - 特許庁

To provide a CRC code arithmetic circuit and a CRC code operating method which suppress the number of used CRC code arithmetic circuits and operate CRC codes from 4n-byte parallel data inputted as variable length data.例文帳に追加

本発明の課題は、ＣＲＣ符号演算回路の使用個数を抑えて、可変長データとして入力される４^nバイトパラレルデータからＣＲＣ符号を演算するＣＲＣ符号演算回路、及びＣＲＣ符号演算方法を提供することである。 - 特許庁

A code swapper 17 preserves only the K28.5 signal of the uppermost gigabit Ethernet signal, converts the K28.5 signals of the other gigabit Ethernet signals into other code and gives the result to a serial parallel converter 18, which outputs the code as a multiplex signal.例文帳に追加

最上位のギガビットイーサネット信号のＫ２８．５信号のみを温存し、それ以外のギガビットイーサネット信号のＫ２８．５信号をコードスワッパー１７により別の符号に変換してから直並列変換器１８に供給し、多重化信号として出力する。 - 特許庁

An object code generation part 30 converts the intermediate-form codes sectioned into the execution units by the part 40 converting parallel into object codes 60.例文帳に追加

オブジェクトコード生成部３０は並列化部４０で実行単位に区分された中間形式コードをオブジェクトコード６０に変換する。 - 特許庁

To carry out code correction of digital data on a receiving side without increasing a bit rate of the digital data which are parallel-transmitted.例文帳に追加

パラレル伝送されるデジタルデータのビットレートを上げることなく、受信側においてデジタルデータの符号訂正を行うことが可能にする。 - 特許庁

The tracking process controlling part 37 determines a switching timing when a status for performing only a code tracking is switched to a status of performing a code tracking and a carrier tracking in parallel based on C/No input sequentially.例文帳に追加

追尾処理制御部３７は、逐次入力されるＣ／Ｎｏに基づいてコード追尾のみの状態からコード追尾とキャリア追尾とを並行して行う状態への切替タイミングを決定する。 - 特許庁

In the turbo encoder, outputs of four systems are accumulated in registers 103-106, an information code sequence and a tail-bit code sequence are parallel generated by dedicated circuits 109 and 110 and are selected by a selector 108.例文帳に追加

ターボ符号器では、４系統の出力をレジスタ１０３〜１０６に蓄積し、情報符号系列とテールビット符号系列を、専用の回路１０９，１１０で並列に生成し、セレクタ１０８で選択する。 - 特許庁

In parallel with the processing above, a VITC reader 23 extracts a time code from the video signal and a character information mixer 25 superimposes character information corresponding to a character code onto the received video signal.例文帳に追加

これに並行して、ＶＩＴＣリーダ２３は、上記映像信号からタイムコードを抽出し、文字情報混合器２５は、入力された映像信号に文字コードに対応する文字情報を重畳する。 - 特許庁

To provide a circuit and a method for operating a CRC code, with which a CRC code is operated from 2n-byte parallel data continuously inputted as variable length data by suppressing the number of CRC code operating circuits to be used.例文帳に追加

本発明の課題は、ＣＲＣ符号演算回路の使用個数を抑えて、可変長データとして連続入力される２^nバイトパラレルデータからＣＲＣ符号を演算するＣＲＣ符号演算回路、及びＣＲＣ符号演算方法を提供することである。 - 特許庁

An 8B/10B decoder 40 executes parallel code decoding and RD detection when a code valid signal, Valid, is output, and checks this RD to see its regularity with the RD which was detected when a code valid signal, Valid, was output previously.例文帳に追加

８Ｂ／１０Ｂデコーダ４０は、コード有効信号Ｖａｌｉｄが出力されたときに、パラレルコードの復号化及びＲＤ検出を実行し、当該ＲＤと前回のコード有効信号Ｖａｌｉｄが出力されたときに検出したＲＤとの規則性をチェックする。 - 特許庁

Consequently, a selector 31 extracts the minimum code specified with bl[N] among a plurality of minimum standards stored in the code_min[N], and an adding circuit 32 performs processing for adding the minimum code to the value stored in code_fin[N] in parallel, and defines the added results as a code assigned to the character.例文帳に追加

これにより、セレクタ３１が、ｃｏｄｅ＿ｍｉｎ［Ｍ］に格納された複数の最小基準のうちｂｌ［Ｎ］で指定された最小符号を取り出し、加算回路３２が、これをｃｏｄｅ＿ｆｉｎ［Ｎ］に格納された値に加算する処理を並列に行い、その結果を文字に割り当てられた符号とする。 - 特許庁

To conduct authentication and/or reading/writing with simple commands without requiring to describe the management information on a card in a program code in parallel with an operation.例文帳に追加

カード上の管理情報を操作と併記してプログラム・コード中に記述必要をなくし、簡便なコマンドで認証や読み書きを行う。 - 特許庁

The synchronizing code generating section 11 includes a skew adjusting circuit for matching skews between the first and the second parallel signals 11a and 19a.例文帳に追加

同期コード生成部１１は、第１および第２のパラレル信号１１ａ、１９ａの間のスキューを合わせるためのスキュー調整回路を含む。 - 特許庁

A code synchronous and serial/parallel conversion circuit 1 synchronizes codes and converts a receiving system Y into information systems I1 to IK and a testing system P in serial and parallel, and outputs them to a first stage decoding circuit 2.例文帳に追加

符号同期及び直列／並列変換回路１は符号同期をとり、受信系列Ｙを情報系列Ｉ１〜ＩＫと検査系列Ｐとに直列／並列変換し、第１段復号回路２に出力する。 - 特許庁

To output a program or an object code to shorten parallel execution time of loops consisting of sentences to be included in a dependence cycle and sentences not to be included in the dependence cycle.例文帳に追加

依存サイクルに含まれる文と依存サイクルに含まれない文からなるループの並列実行時間を短縮するプログラムまたはオブジェクトコードを出力する。 - 特許庁

In the case the exclusive OR circuit 150 is placed to each stage of the N-stage delay registers 141, 142, a differential code consisting of a parallel signal can be outputted.例文帳に追加

排他的論理和回路１５０をＮ段遅延レジスタ１４１及び１４２の格段におけば、並列信号として差動符号を出力できる。 - 特許庁

To solve the problem of having to hold a large amount of memories for storing estimated posteriori probability data in parallel in order to increase a transfer speed in an LDPC (low density parity check code) decoding circuit.例文帳に追加

LDPCの復号回路において転送速度を上げるためには、推定事後確率データを格納するメモリを並列して多量に保有しなくてはならい。 - 特許庁

A pre-encoding unit 30 calculates generated code amounts, in parallel, in quantization parameters of a second range with the temporary quantization parameters as a reference.例文帳に追加

プレエンコード部３０は、仮量子化パラメータを基準とした第２の範囲の量子化パラメータにおける発生符号量の算出を並列して行う。 - 特許庁

The SAV and the EAV are data, in compliance with the synchronizing code format by the SDTV bit parallel I/F standard (SMPTE 125M Standard).例文帳に追加

ＳＡＶ，ＥＡＶは、それぞれＳＤＴＶ用ビットパラレルＩ／Ｆ規格（ＳＭＰＴＥ１２５Ｍ規格）で示される同期コードフォーマットに準拠したデータである。 - 特許庁

Code One is a two-dimensional matrix symbology containing dark and light square data modules and a finder pattern of parallel lines in the symbol's interior. 例文帳に追加

コードワンは２次元マトリクスのシンボル体系で、シンボルの内部に明と暗の四角形のデータモジュールと平行線の位置検出パターンを含むものである。 - コンピューター用語辞典

In this case, an instruction code itself to designate the contents of the arithmetic processing at the executing parts is provided with information indicating whether or not the processing should be executed in parallel.例文帳に追加

実行部での演算処理内容を指定する命令コードそれ自体に、並列実行すべき処理であるか否かを示す情報を持たせる。 - 特許庁

A link processing sequencer 110 receives the instruction of link processing start from a diagnostic processor 30 and generates a 'link processing start' particular code, and a selector 611 transmits the code to an XSW via an encoder 612 and a parallel/serial conversion circuit 613.例文帳に追加

リンク処理シーケンサ１１０は、診断プロセッサ３０からリンク処理開始の指示を受け、「リンク処理開始」特殊コードを生成し、セレクタ６１１からエンコーダ６１２とパラレル→シリアル変換回路６１３を介してＸＳＷに送信する。 - 特許庁

Back diffusion processing of S-SCH received signals which specify the scrambling code group for frame synchronization is performed simultaneously and in parallel by back diffusion devices 52-1 to 52-16 which are provided in correspondence with 16 types of code information.例文帳に追加

フレーム同期のためのスクランブリングコードグループを特定するＳ−ＳＣＨ受信信号の逆拡散処理を、１６とおりのコード情報に対応して設けられた逆拡散器５２−１〜５２−１６を用いて、同時に並行して行う。 - 特許庁

A 47h-code pulse is obtained by detecting, through a 47h-code detector 4, a 47h-code of each TS packet in a parallel converted DVB-ASI signal, supplied to a phase comparator 13 of a PLL circuit via an adaptive phase alternation circuit 5, and phase-compared with a phase reference clock F1 from a frequency divider 8.例文帳に追加

パラレル変換されたＤＶＢ−ＡＳＩ信号の各ＴＳパケットの４７ｈコードが、４７コード検出器４により、検出された４７ｈコードパルスＥが得られ、適応型位相代替回路５を介してＰＬＬ回路の位相比較器１３に供給され、分周器８からの位相基準クロックＦ１と位相比較される。 - 特許庁

To realize fast error correction by effectively utilizing a code syndrome calculation circuit with a high correction capability so as to increase a parallel processing code word number for code syndrome calculation with a small correction capability in the data error correction device that corrects data errors by using a plurality of error correction codes.例文帳に追加

複数の誤り訂正符号によって、データの誤りを訂正するデータ誤り訂正装置において、訂正能力の大きい符号のシンドローム計算回路を有効に使用することで、訂正能力の小さな符号のシンドローム計算の並列処理符号語数を大きくして、誤り訂正処理の高速化を実現する。 - 特許庁