「parallel-processor」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A link processing sequencer 110 receives the instruction of link processing start from a diagnostic processor 30 and generates a 'link processing start' particular code, and a selector 611 transmits the code to an XSW via an encoder 612 and a parallel/serial conversion circuit 613.例文帳に追加

リンク処理シーケンサ１１０は、診断プロセッサ３０からリンク処理開始の指示を受け、「リンク処理開始」特殊コードを生成し、セレクタ６１１からエンコーダ６１２とパラレル→シリアル変換回路６１３を介してＸＳＷに送信する。 - 特許庁

To make easily and flexibly switchable whether or not the outputs of respective image processing blocks are to be composited in an image processor for parallel operating a plurality of image processing blocks with the different numbers of data required for processing.例文帳に追加

処理に必要なデータ数の異なる複数の画像処理ブロックを並列動作させる画像処理装置において、各画像処理ブロック間の出力を同期させるか否かを容易に且つ柔軟に切り換えられるようにする。 - 特許庁

A printer processor outputs two test prints 61 recording a test pattern, formed on eight parallel straight lines 62a-65b in the main scanning direction and the sub-scanning direction of an exposure part on two photosensitive materials different in length.例文帳に追加

プリンタプロセッサは、露光部の主走査方向及び副走査方向に対して平行な８本の直線６２ａ〜６５ｂで形成されるテストパターンを長さの異なる２枚の感光材料に記録した２枚のテストプリント６１を出力する。 - 特許庁

To apply simple improvement to a circuit structure for providing a multiprocessor system capable of quickly transferring dependence data without any reduction in processor processing efficiency when data dependency exists between threads processed in parallel.例文帳に追加

簡単な回路構造の工夫によって、並列処理されるスレッド間にデータ依存がある場合であっても、プロセッサの処理効率を低下させることなく、依存データの受け渡しを高速に行うことができるマルチプロセッサシステムを提供する。 - 特許庁

To provide a program processor and a program processing method for much more properly processing a plurality of programs in parallel by controlling a CPU use time a time when a program is processed by a CPU.例文帳に追加

プログラムがＣＰＵによって処理される時間であるＣＰＵ利用時間を制御することによって、より適切に複数のプログラムを並行して処理することができるプログラム処理装置及びプログラム処理方法を提供する。 - 特許庁

When at least one of the RIP modules 210-1 and 210-2 waits for the completion of the image processing by the image processor 220, a parallel processing control unit 240 boots an additional RIP module 210-3.例文帳に追加

ＲＩＰモジュール２１０−１，２１０−２のうち少なくとも１つが画像処理装置２２０による画像処理の完了を待つ状態が生じ得る場合、並列処理制御部２４０は、追加のＲＩＰモジュール２１０−３を起動する。 - 特許庁

To provide a data processor and its method capable of minimizing a delay up to the output of initial data in the case of dividing one data processing contents and processing the divided data processing contents in parallel by a plurality of data processing parts.例文帳に追加

１つのデータ処理内容を複数のデータ処理部で分割して並行処理する際に、最初のデータが出力されるまでの遅延を最小限に抑えることを可能とするデータ処理装置及びその方法を提供する。 - 特許庁

The display control part confirms the load state of the arithmetic processor when a decoding processing performance indication with respect to the image reproduction function part is detected in a state where the parallel operation function part is performing the image output processing.例文帳に追加

表示制御部は、並行動作機能部により画像出力処理が実行されている状態において、画像再生機能部に対するデコード処理の実行指示が検知された場合に、演算処理装置の負荷状況を確認する。 - 特許庁

In the expression (6), p is the number of the processors; τ(p) is a processing time when it is executed by the processors of a number p; and γ_i(p) is a processing time of a portion wherein parallel calculation is performed by the i-th processor (wherein, 1≤i≤p, and p is the number of the processors).例文帳に追加

ただし、ｐはプロセッサ数、τ（ｐ）はプロセッサ数ｐで実行したときの処理時間，γ_ｉ（ｐ）はプロセッサ数ｐでｉ（１≦ｉ≦ｐ）番目のプロセッサで並列計算が行なわれている部分の処理時間である。 - 特許庁

A processor array 20 includes a plurality of PEs 30 connected in a linear array form and calculates a difference absolute sum SAD as to a plurality of motion vector candidates in parallel on the basis of a present image D0 and a reference image D1a or the like.例文帳に追加

プロセッサアレイ２０は、１次元アレイ状に接続された複数のＰＥ３０を含み、現画像Ｄ０と参照画像Ｄ１ａなどに基づき、複数の動きベクトル候補について並列に差分絶対値和ＳＡＤを算出する。 - 特許庁

To reduce the number of gates and power consumption and to make possible switching between MSB fast and LSB fast in simple configuration in an audio apparatus equipped with a signal processor for performing parallel/serial (P/S) conversion.例文帳に追加

パラレル／シリアル変換を行う信号処理装置を備えるオーディオ装置において、ゲート数および消費電力を削減することができるとともに、ＭＳＢファーストとＬＳＢファーストとの切換えを簡単な構成で可能とする。 - 特許庁

To provide a data processor which enables a plurality of persons to perform changing works of the same three-dimensional shape data simultaneously and in parallel and which can enhance the efficiency of a work to integrate the changed positions of one another.例文帳に追加

複数の人間が同じ３次元形状データについての変更作業を同時並行して行うことを可能とし、お互いの変更箇所を統合する作業の効率を向上させることができるデータ処理装置を提供する。 - 特許庁

Also, this information processor is configured to distribute data as the object of arithmetic processing, and to operate the CPU 10 of the computer 1, the CPU 32 of the first docking station and the CPU 42 of the second docking station, for processing the data in parallel.例文帳に追加

また、演算処理すべきデータを分散させて、コンピュータ１のＣＰＵ１０と、第１のドッキングステーション３０のＣＰＵ３２、第２のドッキングステーション４０のＣＰＵ４２を稼動させて、並列的に処理することも可能となる。 - 特許庁

To provide a segmented region management method by which calculation loads of each processor are equalized, granularity is raised and a program about a communication queue is easily created when the reactor core is analyzed by parallel computation by a plurality of processors.例文帳に追加

複数のプロセッサによる並列計算で炉心解析を行う際に、各プロセッサの計算負荷を均等にし、粒度を上昇させ、しかも通信キューについてのプログラム作成が容易な分割領域管理方法を提供する。 - 特許庁

To provide a parallel processing type high-speed image processor of which the throughput is improved by making load to be assigned to a multiprocessor uniform by processing not to be applied with the load, and to provide a method and a program for processing image and a storage medium.例文帳に追加

負荷のかからない処理によってマルチプロセッサに割り当てるべき負荷を均一にして、スループットを向上させた並列処理型の高速な画像処理装置、画像処理方法、プログラム、記憶媒体を提供すること。 - 特許庁

As a result, it is possible to change over and set the data width of the data input and the data output having (a) bits to B times with a piece of a data storage circuit and thus it is not necessary to provide B pieces of data storage circuit having data widths of (a) bits in parallel in the data processor.例文帳に追加

このため、一個のデータ記憶回路でａビットのデータ入力やデータ出力のデータ幅をＢ倍まで切換設定することができ、ａビットのデータ幅のＢ個のデータ記憶回路を並列に設ける必要がない。 - 特許庁

An image processor which performs image processing in parallel by using a plurality of processors is equipped with a control means for performing the image processing in parallel by assigning at least one of the plurality of processors to each of a plurality of partial areas when individual scanning lines constituting an image are each divided into the plurality of partial areas.例文帳に追加

複数のプロセッサを用いて並列に画像処理を行う画像処理装置であって、イメージを構成する少なくとも１つの走査ラインについて、個々の走査ラインを複数の部分領域に分割した場合の、前記部分領域のそれぞれに前記複数のプロセッサのうち少なくとも１つを割り当てて、並列に画像処理を行う制御手段を備える。 - 特許庁

To provide a substrate processor having a function of performing in parallel, the substrate collection of a job with failures therein during substrate processing and the performance of a normal job, in the substrate processor which simultaneously performs a plurality of jobs when batch processing of the package of a plurality of substrates (lots) is defined as one processing unit (a job).例文帳に追加

複数の基板（ロット）の一括した処理を一つの処理単位（ジョブ）とする場合、複数のジョブを同時に実行する基板処理装置において、基板処理中に異常が発生したジョブの基板回収と正常なジョブの実行を並行に実施することが可能な機能を持つ基板処理装置を提供することを目的とする。 - 特許庁

To provide an information processor which improves the parallel degree of instruction execution and improves the throughput of a processor by proposing a method increasing conditional instructions without receiving the constraint of the number of bits of an instruction code, reducing the number of condition branches and improving the degree of freedom for changing execution orders of instructions.例文帳に追加

本発明は、命令コードのビット数の制約を受けることなく条件付命令を増加させる手法を提案し、条件分岐の数を削減して、命令の実行順序の入れ替えの自由度を高めることにより、命令実行の並列度を向上させ、プロセッサの処理能力の向上を図ることができる情報処理装置を提供することを課題とする。 - 特許庁

The multicore processor 1 has a plurality of reconfigurable control parts 23a, 23b which refer to the lock information, load the circuit information on the operations which should be performed, perform execution of operations by the reconfigurable devices in parallel with execution of operations by the processor cores, and control to use the execution result of the operation obtained earlier.例文帳に追加

また、マルチコアプロセッサ１は、ロック情報を参照して、実行すべき演算の回路情報をロードし、そのリコンフィギュラブルデバイスによる演算の実行と、プロセッサコアよる演算の実行とを並行に行い、実行が早く終わった方の演算の実行の結果を採用する制御を行う複数のリコンフィギュラブル制御部２３ａ、２３ｂを有する。 - 特許庁

By forming a plurality of kinds of computing elements 115 and 116 in which the bit number of the operation is different from each other for each of the plurality of processor elements 104, a series of processing data externally input with various bit numbers are divided into the majority bit and the minority bit, and processed parallel for every processor element 104 by the computing elements 115 and 116.例文帳に追加

複数のプロセッサエレメント１０４ごとに演算処理のビット数が相互に相違する複数種類の演算器１１５，１１６を形成することにより、各種のビット数で外部入力される一連の処理データを多数ビットと少数ビットとに配分してプロセッサエレメント１０４ごとに演算器１１５，１１６で並列処理する。 - 特許庁

A parallel computer system is provided with: a plurality of nodes which include a processor and a communication part; and switches for connecting the plurality of nodes.例文帳に追加

プロセッサと通信部を含むノードを複数備え、前記複数のノードを接続するスイッチとを備えた並列計算機システムにおいて、前記ノードとスイッチとを接続する第１のネットワークと、前記複数のノードを部分的に接続する第２のネットワークと、を備える。 - 特許庁

A selector 504 sets the combination of the group of memories 505 and the memory control units 501-504, and image data subjected to parallel/serial conversion by the memory control units 501-504 are subjected to various image processing according to modes by an image editing processor 506.例文帳に追加

セレクタ５０４はメモリ群５０５とメモリコントロール部５０１〜５０４の組み合わせを設定し、メモリコントロール部５０１〜５０４でパラレル／シリアル変換された画像データは画像編集処理部５０６でモードに従って各種画像処理が実施される。 - 特許庁

At on-mode time, a transistor 51 of the circuit 5 is turned on, a common terminal 23 of a regulator 2 is grounded, and a light-projecting circuit 4 and a signal processor 6 are connected in parallel between a first terminal V+ and a second terminal V-.例文帳に追加

オンモード時には接続切り替え回路５のトランジスタ５１がオンすることによりレギュレータ２の共通端子２３が接地され、投光回路４および信号処理回路６が第１の端子Ｖ＋と第２の端子Ｖ−との間に並列に接続される。 - 特許庁

To provide an image processor in which a plurality of divided image data being subjected to identical image processing can be processed in parallel, and reduction in cost and power consumption can be attained by suppressing increase in circuit scale.例文帳に追加

同一の画像処理を行う複数の分割された画像データの処理を並行して行うことを可能とするとともに、回路規模の増加を抑えることで、コストアップ及び低消費電力化を達成可能な画像処理装置を提供する。 - 特許庁

To forcibly eject a card with simple operation when the card is jammed in a card processor which houses and stores a plurality of cards in parallel in the direction of thickness and performs read/write of data to one card to be accessed.例文帳に追加

複数枚のカードを厚さ方向に並列させて収納、保管し、１枚のアクセス対象カードに対してのデータの読み書きを行うデータ処理装置において、カードが詰まった際に、カードを簡単な操作で強制的に排出できるようにする。 - 特許庁

The processor divides each group into a plurality of smaller segments, extracts a voice feature from the segment and uses a common component Gaussian mixed model (CCGMM) to model the segment, thereby processing the plurality of scheduled groups in parallel.例文帳に追加

プロセッサは、各グループを複数のより小さいセグメントに分割して、セグメントから音声特徴を抽出して、共通成分ガウス混合モデル（ＣＣＧＭＭ）を用いてセグメントをモデル化することによって、スケジューリングされた複数のグループを並列に処理する。 - 特許庁

The color image processor when it receives the image of an original in color printed paper, applies local adaptive edge-retaining smoothing processing to a digital color original image for smoothing a structure of dot and fine parallel line pattern or the like, while retaining the edges of character and photograph of the image or the like.例文帳に追加

紙面にカラー印刷された原稿の画像を入力してデジタルカラー原画像に対して局所適応的エッジ保持平滑化処理を行い、画像の文字や写真等のエッジを保持しながら網点や万線パターン等の構造を平滑化する。 - 特許庁

To prevent any real time processing from being uselessly suppressed although it is executable in a prescribed period in the interruption control of a processor which executes real time processing whose priority is relatively low and the other processing in a multiprogramming environment in parallel.例文帳に追加

相対的に優先度が低いリアルタイム処理とその他の処理とをマルチプログラミング環境で並列実行するプロセッサの割り込み制御において、所定の期間内に実行可能であるにも関わらずリアルタイム処理が無駄に抑止されることを防止する。 - 特許庁

To solve an optimization problem faster with higher quality by enhancing processor efficiency by eliminating the wait time in communication processing caused by variance in the processing time of individual generation among processors in parallel processing of genetic algorithm.例文帳に追加

遺伝的アルゴリズムの並列処理において、プロセッサ間での個体作成処理時間のばらつきによって生じる通信処理時の待ち時間を無くし、各プロセッサ効率よく使用することにより、最適化問題をより高速により高品質に解く。 - 特許庁

Furthermore, the parallel processing management device compares each storage speed with the original request speed, and when the difference is larger than a prescribed value, adds or subtracts a prescribed value to or from the request speed to change the request speed, and requests each processor 4 to perform processing by the changed request speed.例文帳に追加

さらに、この各記憶速度を当初の依頼速度と比較し、差が所定値より大きいなら、依頼速度に所定の値を加えて又は減じて、依頼速度を変更し、各処理装置４に対し、変更後の依頼速度で処理を依頼する。 - 特許庁

A secure IP sub-system includes each module for authentication processing, key generating processing, and shared key encryption processing and a sub-processor for controlling the sub-system therein, and seamlessly carries out the authentication between an external agent and itself in parallel with the shared key encryption processing.例文帳に追加

セキュアＩＰサブシステム内に認証処理、鍵生成、共通鍵暗号処理の各モジュールとサブシステムを制御するサブプロセッサを備え、外部エージェントとセキュアＩＰサブシステム間の認証、鍵更新をシームレスに共通鍵暗号処理と並行して行なう。 - 特許庁

The processor capable of executing in parallel the instructions included in each of N pieces of threads (N represents an integer not less than 2) classifies a plurality of threads for executing image processing into N pieces of groups according to difference in a processing method used for execution of the thread.例文帳に追加

Ｎ個（Ｎは２以上の整数）のスレッドのそれぞれに含まれる命令を並列に実行可能なプロセッサが、画像処理を実行するための複数のスレッドを、そのスレッドの実行に用いる処理方法の違いによってＮ個のグループに分類する。 - 特許庁

That is, the plurality of image data directly image-processed by the multi-core processor 21 are output through a plurality of image memories 51 to 54 and a plurality of output I/F 55 to 58 in parallel without using the GPU of a video card.例文帳に追加

すなわち、ビデオカードのＧＰＵを用いることなく、マルチコアプロセッサ２１によって直接的に画像処理された複数の画像データを、複数の画像メモリ５１〜５４および複数の出力Ｉ／Ｆ５５〜５８を介して並列的に出力する。 - 特許庁

To provide a parallel processing method which can perform efficient matrix element calculation irrelevantly to the communication performance between a host computer and a processor element by sending at least some of matrix elements corresponding to indexes included in a block to a host computer.例文帳に追加

安価な通信手段と、小容量のメモリを有する多数のプロセッサエレメントとを用いた並列計算によっても、ホスト計算機とプロセッサエレメントとの間の通信性能に律速されることなく、効率的に分子軌道計算を行える。 - 特許庁

To provide a parallel type information retrieving device and method for performing acceleration by dividing a document set and paralleling partial retrieval with a plurality of partial retrieval processors and also reducing storage capacity by storing only a subset of divided documents in each partial retrieval processor, a parallel type information retrieval program and a recording medium with the program recorded thereon.例文帳に追加

文書の集合を分割して複数の部分検索プロセッサで部分検索を並列して高速化するとともに各部分検索プロセッサでは分割された文書の部分集合のみを格納して記憶容量の低減化を図った並列型情報検索装置および方法と並列型情報検索プログラムおよび該プログラムを記録した記録媒体を提供する。 - 特許庁

In this picture processor, one part of data read from a DRAM 4 being an outside memory connected with a shared bus 2 connecting plural processors 1A and 1B in parallel is segmented by a funnel shifter 31 being a first segmenting circuit, and the segmented data are segmented by a second segmenting circuit, and written through local buses 6A and 6B in the processor in local memories 7A and 7B.例文帳に追加

この発明は、複数のプロセッサ１Ａ、１Ｂを並列接続する共有バス２に接続された外部メモリのＤＲＡＭ４から読み出したデータの一部を第１の切り出し回路となるファネルシフタ３１により切り出し、切り出したデータを第２の切り出し回路により切り出し、前記プロセッサ内のローカルバス６Ａ、６Ｂを介してローカルメモリ７Ａ，７Ｂに書き込むように構成される。 - 特許庁

The data driven type processor can, therefore, divide the operations between the multiple-precision data into multiple independent operation elements intended for single-precision data and can execute all operations as to the pieces of single-precision data obtained by the division simultaneously in parallel.例文帳に追加

したがって、データ駆動型処理装置においては、多倍精度データ同士の演算を単精度データを対象とする独立な複数の演算要素に分割できて、分割により得られた各単精度データについての演算をすべて同時並列に実行できる。 - 特許庁

To provide a video signal processor and a video signal processing method capable of easily displaying a video image by extending or compressing it in the short axis direction in a short axis deflection system for forming a scanning line in parallel with the short axis direction of a screen.例文帳に追加

画面の短軸方向に平行な走査線を形成する短軸偏向方式において短軸方向に映像を容易に伸張および圧縮して表示することができる映像信号処理装置および映像信号処理方法を提供することである。 - 特許庁

In an image processor, a plurality of images can be displayed in parallel in an image display region D1 on a display picture DS, and as for those images, for example, a pint evaluation value for comparing pints can be displayed in a comparison result display region D3.例文帳に追加

画像処理装置では、表示画面ＤＳにおいて複数の画像を画像表示領域Ｄ１に並列的に表示できるとともに、これらの画像について例えばピントを比較するためのピント評価値を比較結果表示領域Ｄ３に表示できる。 - 特許庁

Semiconductor wafers to be handled are installed on the wafer transfer members 11, 12, 13 and 14 one by one and they are installed for plural stages in the vertical direction as through they move horizontally and in parallel leaving intervals in a semiconductor processor.例文帳に追加

この発明のウェーハ搬送部材１１，１２，１３，１４は、取り扱われる半導体ウェーハがその上に一枚ずつ載置され、それが半導体ウェーハ処理装置の中で、間隔を開けて水平に、平行移動するがごとくに鉛直方向に複数段設置される。 - 特許庁

In an image processor, a route to extract middle to high range brightness component YH in parallel with a route to produce a low range brightness signal YL is provided, the component YH is added to the signal YL by an adder 8, so that the component YH is compensated.例文帳に追加

画像処理装置に、低域輝度信号を生成するルートと並列に、中高域輝度成分ＹＨを抽出するルートを設け、加算器８にて中高域輝度成分ＹＨを低域輝度信号ＹＬに加えることにより、中高域輝度成分を補償する。 - 特許庁

This image processor has an error memory, error diffusion processors of the number equal to the number of the laser beams, data delaying devices among the error diffusion processors, and video signal generators of the number equal to the number of the laser beams and performs error diffusion in parallel by the number equal to the number of the laser beams.例文帳に追加

誤差メモリと、レーザービームの本数と同数の誤差拡散処理装置と、誤差拡散処理装置間のデータ遅延装置と、レーザービームの本数と同数のビデオ信号生成装置を持ち、レーザービームの本数と同じ数だけ並列に誤差拡散処理を行う。 - 特許庁

A parallel arithmetic processor 100 reads the operation schedule information 402 of the group of instructions, and for each of the computing elements 10a to 10d performs control related to the power consumption of the computing elements 10a to 10d based on the operation schedule information 402 read.例文帳に追加

並列演算処理プロセッサ１００は、命令グループの動作予定情報４０２を読み出し、読み出した動作予定情報４０２に基づいて、演算器１０ａ〜１０ｄの消費電力に関する制御を各演算器１０ａ〜１０ｄについて行う。 - 特許庁

Excitation light emitted from an excitation light source 202 of a light source processor 20 is guided by a fiber bundle 204, converted into almost parallel light by a collimator lens 205, reflected by a dichroic mirror 206, condensed by a condensing lens 207, and enters a light guide 101.例文帳に追加

光源プロセッサ装置２０の励起光源２０２から発した励起光は、ファイバー束２０４に導かれ、コリメートレンズ２０５によりほぼ平行光に変換され、ダイクロイックミラー２０６で反射され、集光レンズ２０７で集光されてライトガイド１０１に入射する。 - 特許庁