| 例文 |
potential sourceの部分一致の例文一覧と使い方
該当件数 : 1662件
A power source line L formed in parallel with a data line 103 supplies a power source potential VEL from a first line toward an m-th line.例文帳に追加
データ線１０３と平行に形成された電源線Ｌは、電源電位ＶELを第1行から第ｍ行に向けて供給する。 - 特許庁
A potential of an electrode constituting the ion source is controlled to make a generated ion collide with a constitution surface of the ion source.例文帳に追加
発生したイオンがイオン源の構成体表面に衝突するように、イオン源を構成する電極の電位を制御するようにした。 - 特許庁
A diode connected NMOS transistor Q3 is connected between the source of the PMOS transistor Q2 and a high potential power source VDD.例文帳に追加
ＰＭＯＳトランジスタＱ２のソースと高位電源ＶＤＤとの間に、ダイオード接続されたＮＭＯＳトランジスタＱ３が接続される。 - 特許庁
Accordingly, the internal power source potential VDDS can be stably started when turning on the power source without increasing a standby current.例文帳に追加
したがって、スタンバイ電流を増やすことなく、電源投入時に内部電源電位ＶＤＤＳを安定に立上げることができる。 - 特許庁
To reduce a parasitic resistance in the lower side of source/drain electrodes by lowering potential barrier in the lower side of the source/drain electrodes.例文帳に追加
ソース／ドレイン電極の下側のポテンシャル障壁を低くして、ソース／ドレイン電極下側の寄生抵抗を低減することを目的とする。 - 特許庁
A memory cell power source circuit 300 is provided with a memory cell power source PMOS transistor Ps, provided between a power source supply node nsp and a power source potential Vcc, a transistor N11 provided between a gate of the transistor Ps and the power source potential Vcc and connected to a diode, a resistor R11 provided between the gate of the transistor Ps and a ground potential GND.例文帳に追加
メモリセル電源回路３００は、電源供給ノードｎｓｐと電源電位Ｖｃｃとの間に設けられるメモリセル電源ＰＭＯＳトランジスタＰｓと、トランジスタＰｓのゲートと電源電位Ｖｃｃとの間に設けられ、ダイオード接続されたトランジスタＴＮ１１と、トランジスタＰｓのゲートと接地電位ＧＮＤとの間に設けられた抵抗体Ｒ１１とを備える。 - 特許庁
In accordance with rise of the potential of the first node 650, potential of a second node 660 which is the source terminal of the driving transistor rises by being influenced by coupling from a holding capacitor.例文帳に追加
これに伴い、保持容量からのカップリングの影響を受けて、駆動トランジスタのソース端子である第２ノード６６０の電位が上昇する。 - 特許庁
To provide a semiconductor device provided with a high voltage generating circuit in which stability in a high potential outputted at the time of variation of an external power source potential is improved.例文帳に追加
外部電源電位の変動時に出力する高電位の安定性が改善された高電圧発生回路を備えた半導体装置を提供する。 - 特許庁
Furthermore, high-potential side power supply terminals 36, 56 of the frequency divider circuits 30, 50 that belong to the second group G2 are connected to a high-potential power source VDD.例文帳に追加
また、第２グループＧ２に属する分周回路３０、５０の高電位側の電源端子３６、５６は、高電位の電源ＶＤＤに接続されている。 - 特許庁
A diode 13 and a resistance element 14 are connected in series between the power source and the earth, and a potential VR used as a reference potential is taken out from the connection point.例文帳に追加
電源接地間にダイオード１３及び抵抗素子１４を直列に接続し、その接続点から基準電位となる電位Ｖ_Rを取り出す。 - 特許庁
By a synergistic effect of them, gate potential Vg of a TFT 214 for drive becomes higher than threshold Vtp to its source potential.例文帳に追加
これらの相乗効果により、駆動用ＴＦＴ２１４のゲート電位Ｖｇが、そのソース電位に対して、当該ＴＦＴの閾値Ｖｔｐ以上に高くなる。 - 特許庁
A test setting control section 58 detecting an external power source potential EXVDD exceeding the prescribed potential is provided in a test mode signal generating circuit 56.例文帳に追加
テストモード信号発生回路５６に外部電源電位ＥＸＶＤＤが所定の電位を超えたことを検知するテスト設定制御部５８を設ける。 - 特許庁
Respective source terminals of the first PMOS transistor 31 and the second PMOS transistor 32 are connected to a second reference potential Vddh higher than a first reference potential Vddl.例文帳に追加
第１ＰＭＯＳトランジスタ３１および第２ＰＭＯＳトランジスタ３２それぞれのソース端子は、第１基準電位Vddlより高い第２基準電位Vddhに接続される。 - 特許庁
When a feedback capacitor 26 is charged by the source current Is, an output potential Vout1 of an operational amplifier 25 is lowered gradually from a reference potential Vb.例文帳に追加
帰還キャパシタ２６がソース電流Ｉｓで充電されると、演算増幅器２５の出力電位Ｖｏｕｔ１は基準電位Ｖｂから次第に降下する。 - 特許庁
A voltage source 11b applies a potential higher than the potential of the p^+ diffusion layer 43 to the n^+ diffusion layers 41 of the cells other than the cell to be driven.例文帳に追加
電圧源１１ｂは、駆動対象のセルを除く他のセル中のＮ^＋拡散層４１に対して、Ｐ^＋拡散層４３よりも高い電位を与える。 - 特許庁
A bias power source 68 for laying the transparent electrode 62 into a predetermined bias potential in measurement of potential distribution is connected to the transparent electrode 62.例文帳に追加
透明電極６２には、電位分布を計測するときに透明電極６２を所定のバイアス電位にするためのバイアス電源６８が接続されている。 - 特許庁
When the power source VDD is off, the well potential NW is supplied from the input AIN, and potential difference is not caused between the input AIN and the well.例文帳に追加
電源ＶＤＤがＯＦＦのとき、ウェル電位ＮＷは入力ＡＩＮから供給され、入力ＡＩＮとウェルとの間に電位差は生じない。 - 特許庁
In such a constitution, the source region 2a and the gate electrode 21 are actuated at the same phase potential, while the gate electrode 11' and the protrusion 22 are actuated at the same phase potential.例文帳に追加
ソース領域２ａとゲート電極２１とを同じ位相の電位で動作させ、ゲート電極１１'と突出部２２とを同じ位相の電位で動作させる。 - 特許庁
A metal wiring layer for source potential 17s-2 and a metal wiring layer for drain potential 17d-2 are provided directly under the electrode pads 23s and 23d, respectively.例文帳に追加
電極パッド２３ｓ，２３ｄの真下にソース電位メタル配線層１７ｓ−２とドレイン電位メタル配線層１７ｄ−２をともに備えている。 - 特許庁
A potential of a well terminal 19 of the PMOS transistor is set to be higher than the lowered power source potential V_dd2, thereby holding Gp<Gn.例文帳に追加
そのために、ＰＭＯＳトランジスタのウエル端子１９を前記下げた電源電位Ｖｄｄ２よりも高い電位に設定して、Ｇｐ＜Ｇｎを保持する。 - 特許庁
Two kinds of predetermined potentials to divide the potential difference and to generate the potential set on a source line are denoted as V_REG and V_SS.例文帳に追加
また、電位差を分圧してソース配線に設定する電位を生成するための二種類の所定電位を、それぞれＶ_ＲＥＧおよびＶ_ＳＳとする。 - 特許庁
In the semiconductor memory, at the time of supplying a power source, a pre-charge potential is supplied to all bit lines BL0-BL7, virtual GND lines VG0-VG7 by VREF potential supply circuits 2, 4.例文帳に追加
電源立ち上げ時、ＶREF電位供給回路２,４により全てのビット線ＢＬ0〜ＢＬ7,バーチャルＧＮＤ線ＶＧ0〜ＶＧ7にプリチャージ電位を供給する。 - 特許庁
The key 10 supplied with source voltage supplies voltage of electric potential corresponding to the electric potential supplied by a key side circuit 22 to the respective contact points.例文帳に追加
電源電圧を供給された鍵１０は、鍵側回路２２によって供給された電位に応じた電位の電圧を各接点に供給する。 - 特許庁
Simultaneously, the select gate transistor SGS-Tr of a source side is turned ON by a potential Vsg from the row control circuit to precharge the potential of the channel.例文帳に追加
これと同時に、ロウ制御回路からのＶｓｇ電位により、ソース側のセレクトゲートトランジスタＳＧＳ−Ｔｒをオンさせて、チャネルの電位をディスチャージさせる。 - 特許庁
A control circuit adds a value obtained by adding a particular potential stored in a particular potential storage to a threshold stored in an adjacent memory cell threshold storage to a gate potential of the source line side depletion-type FET, in the read operation.例文帳に追加
制御回路は、読み出し時に、隣接メモリセル閾値記憶部に記憶された閾値に特定電位記憶部に記憶された特定電位を足した値を、ソース線側デプレッションタイプＦＥＴのゲート電位に加える。 - 特許庁
To detect a ground fault or an insulation state of a DC power source based on a charging voltage of a flying capacitor even if the potential of connection points of positive and negative Y capacitors does not coincide with the potential of a ground potential portion.例文帳に追加
正負のＹコンデンサの接続点の電位が接地電位部の電位と一致しなくても、直流電源の地絡や絶縁状態をフライングキャパシタの充電電圧に基づいて検出すること。 - 特許庁
A plasma generation power source 7 is connected between the metal plate 2 and the space potential setting electrode 3 while a voltage is applied between them so as to make the side of the space potential setting electrode 3 have a higher potential.例文帳に追加
金属板２と空間電位設定電極３の間には、プラズマ生成電源７が接続され、空間電位設定電極３側が高電位になるように電圧が印加されている。 - 特許庁
If the drain potential of the transistor M4 becomes lower than the source potential due to load variation, potential at the output end of the comparator 32 goes "L" and the output end of the NAND circuit 33 goes "H".例文帳に追加
このとき負荷変動によりトランジスタＭ４のドレイン電位がソース電位より低くなると、比較器３２の出力端の電位は"Ｌ"レベルとなり、ＮＡＮＤ回路３３の出力端は"Ｈ"レベルとなる。 - 特許庁
More specifically, an earthing wire of a storage element is made as a power clock line to be connected to the potential recycling power source, and when discharging the potential of the bit line, a recovery measures recovers the potential via the power clock line.例文帳に追加
すなわち、記憶素子の接地線を電荷再利用型電源に接続されるパワークロック線とし、回収手段はビット線の電荷を放電する場合にパワークロック線を解して電荷を回収する。 - 特許庁
The voltage variable capacitance circuit includes an NMOS 42 as a voltage variable capacitance means and a potential supplying part 41 for supplying a potential different from a source potential to the drain of the NMOS 42.例文帳に追加
電圧可変容量回路は、電圧可変容量手段としてのＮＭＯＳ４２と、ＮＭＯＳ４２のドレインにソース電位と異なる電位を供給するための電位供給部４１とから構成されている。 - 特許庁
A new overlapped area is formed and extracted by expanding at least one out of the same-potential different-layer electric power source wires not to contact with the different-potential same-layer electric power source wires (S114-S116).例文帳に追加
また、同電位異層電源配線のうち少なくとも１つを、異電位同層配線と接触しないように拡張することにより新たな重なり領域を形成し、抽出する（Ｓ１１４〜Ｓ１１６）。 - 特許庁
A ground source electrode wire of a logic circuit and a memory circuit is kept at a ground potential at the time of an operation, and the ground source electrode wire is kept at a voltage higher than the ground potential at the time of standby during which it is not selected.例文帳に追加
論理回路およびメモリ回路の接地ソース電極線を動作時には、接地電位に保ち、選択されない待機時には接地ソース電極線を接地電位より高い電圧に保つ。 - 特許庁
Provided are a plurality of segment electrodes SEG0 to SEG2 which receive drive voltages VSEG0 to VSEG2 of a high-potential power source or low-potential power source VSS according to an image to be displayed.例文帳に追加
表示すべき画像に応じて高電位電源あるいは低電位電源ＶＳＳの駆動電圧ＶＳＥＧ０〜ＶＳＥＧ２が印加される複数のセグメント電極ＳＥＧ０〜ＳＥＧ２を備える。 - 特許庁
When an ON-control voltage is applied between a gate and a source of the MOS transistor Q7, a drain electric potential of the transistor Q7 rapidly approaches to the source electric potential and the transistor rapidly shifts to the ON-state.例文帳に追加
ＭＯＳトランジスタＱ７のゲート−ソース間にオン制御電圧が印加されたときには、当該トランジスタＱ７のドレイン電位がソース電位に急速に近づき、急速にオン状態に遷移する。 - 特許庁
A common electrode COM is provided which is disposed opposite the segment electrodes SEG0 to SEG2 and receives the high-potential power source and low-potential power source VSS inverted in every predetermined time.例文帳に追加
このセグメント電極ＳＥＧ０〜ＳＥＧ２に対向して配置され、高電位電源と低電位電源ＶＳＳとが所定期間ごとに反転されて印加される共通電極ＣＯＭを備える。 - 特許庁
To provide an operational amplifier usable as the operation amplifier, even when a voltage difference between a high potential power source and a low potential power source is equal to or more than the withstand voltage of a single MOS transistor.例文帳に追加
高電位電源と低電位電源との電圧差が、単体ＭＯＳトランジスタの耐圧以上でも、演算増幅器として使用可能である演算増幅器を提供することを目的とするものである。 - 特許庁
When a transistor controlling the supply of a current to a light emitting element is a p channel type, a power source potential corresponding to each color of the light emitting element is used as a high potential of the binary potential that a video signal has and the potential of a power supply line.例文帳に追加
発光素子への電流の供給を制御するトランジスタがｐチャネル型の場合、発光素子の各色に対応した電源電位が、ビデオ信号が有する２値の電位のうちの高電位側の電位と、前記電源線の電位として用いる。 - 特許庁
By turning on the driver element 15 and turning off the switching element 19, before supplying luminance potential, the potential of the source electrode of the driver element 15 is adjusted to a prescribed potential, while suppressing the variation of a potential difference remaining at the light-emitting mechanism 14.例文帳に追加
輝度電位供給前にドライバ素子１５をオン状態にし、スイッチング素子１９をオフ状態にすることで、発光機構１４に残存する電位差の変化を抑制しつつ、ドライバ素子１５のソース電極の電位を所定の電位に調整している。 - 特許庁
When a high side output transistor (2H) is ON, potential of a floating power terminal (2F) is equal to potential of a high potential power terminal (21) and potential of a high side power terminal (2H) is higher than it by voltage between both terminals of a capacitor (33) that is equal to voltage of a regulated voltage source (31).例文帳に追加
ハイサイド出力トランジスタ(2H)がオンのとき、フローティング電源端子(2F)の電位は高電位電源端子(21)の電位と等しく、ハイサイド電源端子(2H)の電位はそれよりコンデンサ(33)の両端電圧、すなわち定電圧源(31)の電圧だけ高い。 - 特許庁
A drain potential of the Pch transistor 31 is maintained at a power source potential VDD, during an ON period of the Pch transistor 31, and a drain potential of the Nch transistor 32 is maintained at a grounding potential GND, during an ON period of the Nch transistor 32.例文帳に追加
さらに、Ｐｃｈトランジスタ３１のオン期間中は、該Ｐｃｈトランジスタ３１のドレイン電位を電源電位ＶＤＤに維持し、Ｎｃｈトランジスタ３２のオン期間中は、該Ｎｃｈトランジスタ３２のドレイン電位を接地電位ＧＮＤに維持する。 - 特許庁
The potential of the voltage source VCC is compared with the potential of an LCD power source VLCD, the higher potential is selected as a power source VCCMAX and fed to the substrate potentials of Pch transistors 5, 7, 14 and 16, and a control signal converted into the voltage level of the power source VCCMAX is inputted to the gates of the transistors 5, 7, 14 and 16.例文帳に追加
電圧源ＶＣＣの電位とＬＣＤ電源ＶＬＣＤの電位を比較して高い方を電源ＶＣＣＭＡＸとして選択してＰｃｈトランジスタ５，７，１４，１６の基板電位に供給し、Ｐｃｈトランジスタ５，７，１４，１６のゲートには電源ＶＣＣＭＡＸの電圧レベルに変換した制御信号が入力されるように構成した。 - 特許庁
The predetermined potential direction is one that the potential of the vertical signal line 14 deviates from a potential range that the constant current source 15 supplies a constant current into the vertical signal line 14 and the constant current source 15 supplies a lower current into the vertical signal line 14.例文帳に追加
前記所定方向は、垂直信号線１４の電位が、定電流源１５が垂直信号線１４に定電流を流す電位範囲を逸脱して、定電流源１５がより低い電流を垂直信号線１４に流す電位に向かう方向である。 - 特許庁
This device is provided with a power source switching circuit 140 supplying a power source potential Vcc to a word line selecting circuit 130 when a test signal is activated.例文帳に追加
テスト信号が活性化されると電源電位Ｖｃｃをワード線選択回路１３０に供給する電源切換回路１４０を設ける。 - 特許庁
A second current source 12 is provided to a low-potential side, and generates a second driving current Idrv2 almost identical with the first current source 10.例文帳に追加
第２電流源１２は、低電位側に設けられ、第１電流源１０と略同一の第２駆動電流Ｉｄｒｖ２を生成する。 - 特許庁
An overlapped area overlapped with fellow same-potential different-layer electric power source wires is extracted out of the designed electric power source wires (S101-S102).例文帳に追加
設計された電源配線の中から同電位異層電源配線同士が重なっている重なり領域を抽出する（Ｓ１０１〜Ｓ１０２）。 - 特許庁
A differential amplifier 5 detects a potential difference between a drain voltage of the Pch FET 3 and the source voltage monitored by the source voltage detection part 4.例文帳に追加
差動増幅器５はＰｃｈＦＥＴ３のドレイン電圧とソース電圧検出部４でモニターしたソース電圧との電位差を検出する。 - 特許庁
The second low power-source electric potential VL2 is adjusted based on a temperature signal detected by a sensor.例文帳に追加
そして、第２低電源電位ＶＬ２は、センサで検出された温度信号に基づいて調整される。 - 特許庁
To hold a bus line at an intermediate potential, without allowing a through-current, which flows between a power source and the GND, to flow.例文帳に追加
電源・ＧＮＤ間に流れる貫通電流を流すことなく、バス線の中間電位化を行う。 - 特許庁
The potential of the node A is controlled by a sixth transistor, which is to be connected between the node A and the second power source.例文帳に追加
ノードＡの電位は、ノードＡと第２の電源の間に接続される第６のトランジスタで制御する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
