「processor address space」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide an information processor and a memory address space assignment method, capable of changing the size of a memory address space assignable to a physical memory.例文帳に追加

物理メモリに割り当て可能なメモリアドレス空間のサイズを変更することが可能な情報処理装置およびメモリアドレス空間割り当て方法を実現する。 - 特許庁

To attain an information processor and a method for assigning memory address space by which size of the memory address space which can be assigned to a physical memory can be changed.例文帳に追加

物理メモリに割り当て可能なメモリアドレス空間のサイズを変更することが可能な情報処理装置およびメモリアドレス空間割り当て方法を実現する。 - 特許庁

In a configuration for performing data processing by associating the logical processor with the physical processor, entry setting for a table and update processing are executed, by applying a first conversion table for converting a logical partition address (virtual physical address) space into a physical address space and a second conversion table for converting the virtual address space into the physical address space, thereby modifying the correspondence between the logical processor and the physical processor.例文帳に追加

論理プロセッサを物理プロセッサに対応付けてデータ処理を行なう構成において、論理パーティションアドレス（仮想物理アドレス）空間を物理アドレス空間に変換する第１変換テーブルと、仮想アドレス空間を物理アドレス空間に変換する第２変換テーブルとを適用して、テーブルのエントリ設定、および更新処理を実行することで、論理プロセッサと物理プロセッサとの対応関係を変更する。 - 特許庁

To realize shortening of address conversion processing time and address mode switching time in an information processor to provide a large scale virtual address (LVA) space and an access register(AR) space.例文帳に追加

大規模仮想アドレス（ＬＶＡ）空間およびアクセスレジスタ（ＡＲ）空間を提供する情報処理装置において、アドレス変換処理時間およびアドレスモード切り替え時間の短縮を実現する。 - 特許庁

The address conversion unit 35 converts address information from a processor which transmits an access request of the plurality of processors into address information within a shared memory space.例文帳に追加

アドレス変換部３５は、複数のプロセッサのうちアクセス要求を発したプロセッサからのアドレス情報を共有メモリ空間内のアドレス情報に変換する。 - 特許庁

To provide an information processor and a multi-core system capable of appropriately protecting an address space.例文帳に追加

アドレス空間を適切に保護することが可能な情報処理装置およびマルチコアシステムに関する。 - 特許庁

The information processing unit maps the local storage of the sub-processor in its own address space, and arranges a sub-processor program for requesting an execution to the sub-processor.例文帳に追加

情報処理ユニットはサブプロセッサのローカルストレージを自己のアドレス空間にマッピングするとともに、サブプロセッサに実行を依頼するサブプロセッサプログラムを配置する。 - 特許庁

When the program is executed, a dispatcher collates the attributes of the processor with the exclusive processor request flag of the address space to dispatch the exclusive processor only when they are matched with conditions.例文帳に追加

プログラムを実行するとき、ディスパッチャはプロセッサの属性とアドレス空間の専用プロセッサ要求フラグを照らし合わせ、条件に合致したときのみディスパッチする。 - 特許庁

To easily achieve DMA not depending on an address space of a processor in a system including a plurality of processors.例文帳に追加

複数のプロセッサを含むシステムにおいて、プロセッサのアドレス空間に依存しないＤＭＡの実現を容易にする。 - 特許庁

The multicast address information processor has a receiving means for receiving a plurality of pieces of address space information indicating a multicast address space set in a path controller from the path controller for controlling a path of network communication, a collecting means for collecting address space information in which address spaces overlap in the plurality of pieces of address space information, and a distributing means for distributing a list of the collected address space information.例文帳に追加

ネットワーク通信の経路を制御する経路制御装置より当該経路制御装置に設定されたマルチキャストアドレス空間を示す複数のアドレス空間情報を受信する受信手段と、複数の前記アドレス空間情報においてアドレス空間が重複する前記アドレス空間情報を集約する集約手段と、集約された前記アドレス空間情報の一覧を配信する配信手段とを有することにより上記課題を解決する。 - 特許庁

The processor 11 refers to absolute addresses for DMA transfer stored in the storage part 12 and performs address conversion to transfer data in an arbitrary actual address space of plural channel control parts 3 to the virtual address space of the main storage device 2.例文帳に追加

プロセッサ１１は、複数のチャネル制御部３の任意の実アドレス空間上のデータを記憶部１２に格納されたＤＭＡ転送用絶対アドレスを参照してアドレス変換し主記憶装置２の仮想アドレス空間に転送できる。 - 特許庁

A 2nd address conversion means 5 converts the logical address converted by the means 3 into a logical address in a user processor virtual address space 4b corresponding to a specific user process 6 executed on an OS.例文帳に追加

第２のアドレス変換手段５は、第１のアドレス変換手段３による変換後の論理アドレスを、ＯＳ上で実行されている特定のユーザプロセス６に対応するユーザプロセス用仮想アドレス空間４ｂ内の論理アドレスへ変換する。 - 特許庁

A flag is erected in the management table of an address space in which a program which has been requested to operate by the exclusive processor from a user is being executed.例文帳に追加

ユーザが専用プロセッサで動作するよう要求したプログラムを実行しているアドレス空間の管理テーブルにフラグを立てる。 - 特許庁

This processor 51 executes a boot program BP1 or BP2 mapped to a first region of an address space when a power is supplied.例文帳に追加

プロセッサ５１は、アドレス空間の第１領域にマッピングされたブートプログラムＢＰ１又はＢＰ２を電源投入時に実行する。 - 特許庁

The data processor (200) issues a replacement command to the recording medium (100) so that data are located at contiguous areas in a logical address space, thereby executing defragmentation on the logical address space.例文帳に追加

データ処理装置（２００）は、記録媒体（１００）に対して、論理アドレス空間において連続した領域にデータが配置されるように置換コマンドを発行することにより、論理アドレス空間上での断片化を解消する。 - 特許庁

A CPU 10 of an information processor 1 outputs an access request including a first address information to specify an access destination based on an execution of an access command to an address space.例文帳に追加

情報処理装置１が有するＣＰＵ１０は、アドレス空間へのアクセス命令の実行に基づいてアクセス先を指定するための第１のアドレス情報を含むアクセス要求を出力する。 - 特許庁

The information processor 20 has an execution program name/address storage means 22a wherein an address for use in memory space within the manufacturing device 10 is associated with the name of each execution program.例文帳に追加

情報処理装置２０は、各実行プログラムの実行プログラム名に、製造装置１０内のメモリ空間でのアドレスを対応付けた実行プログラム名／アドレス記憶手段２２ａを有する。 - 特許庁

To inhibit another processor to access an address space of a main storage element detected with a hard error when detecting the hard error of the main storage element by access of a certain processor.例文帳に追加

あるプロセッサのアクセスで主記憶素子のハードエラーを検出した場合に他のプロセッサから当該ハードエラーを検出した主記憶素子のアドレス空間に対するアクセスを行なわないようにする。 - 特許庁

This data processor refers to the branch address table by address information provided by addition, by adding the address information expanded by optimization to a value of a register TBR, by optimizing the multiple of multiplying the displacement disp in response to the bit number of the address of regulating the logical address space, when generating the branch address of a first branch command.例文帳に追加

データプロセッサは、第１分岐命令の分岐アドレスを生成するとき、論理アドレス空間を規定するアドレスのビット数に応じてディスプレースメント（ｄｉｓｐ）に乗ずる倍数を最適化し、これによって拡張されたアドレス情報をレジスタ（ＴＢＲ）の値に加算し、加算によって得られたアドレス情報により分岐アドレステーブルを参照する。 - 特許庁

In an information processing system composed of a plurality of processor units connected to each other by a switching apparatus, a global address space having a map of the effective addresses of the processor units and shared between the processor units is introduced.例文帳に追加

複数のプロセッサユニットがスイッチング装置によって相互接続されてなる情報処理システムにおいて、各プロセッサユニットの実効アドレスがマッピングされた、複数のプロセッサユニット間で共有されるグローバルアドレス空間を導入する。 - 特許庁

To provide a data processor that enables safe access control using a virtual address space without largely changing processing content of an OS.例文帳に追加

ＯＳによる処理内容を大きく変更することなく、仮想アドレス空間を利用した安全なアクセス制御を可能とするデータ処理装置を提供する。 - 特許庁

The access decision unit determines whether access of the access requesting entity is permitted or not, for each page that serves as the basic management unit of logical address in the processor space.例文帳に追加

アクセス判定部は、プロセッサの空間における論理アドレスの基本管理単位としてのページごとに、アクセス要求主体のアクセス可否を判定する。 - 特許庁

A processor includes: a control register which stores an address based on a page directory corresponding to the address space; a conversion look-aside buffer which includes an entry containing a field of an address space identifier; and an execution logic which executes an "MOV to control register" command in order to switch between the address spaces without flashing the conversion look-aside buffer.例文帳に追加

本発明のプロセッサは、アドレス空間に対応するページディレクトリに基づくアドレスを記憶する制御レジスタ、アドレス空間識別子のフィールドを含むエントリを有する変換ルックアサイドバッファ、及び変換ルックアサイドバッファをフラッシュすることなしにアドレス空間の間で切り替えを行うため、「MOV to 制御レジスタ」命令を実行する実行ロジック、を備える。 - 特許庁

A selection switch 4 for short-circuiting an unused high order address signal of a ROM 1 to fixed logic '1', '0' is provided by using the ROM 1 having capacity being larger than address space used by a processor by twice or more.例文帳に追加

プロセッサが使用するアドレス空間より２倍以上大きい容量を持つＲＯＭ１を使用し、ＲＯＭ１の未使用上位アドレス信号を、”１”、”０”固定論理にショートするための選択スイッチ４を付ける。 - 特許庁

To provide a data processor capable of easily identifying in real-time how a plurality of free use areas of a free location space are used by arbitrary free address users.例文帳に追加

フリーロケーションスペースの複数のフリーユースエリアが任意のフリーアドレスユーザに如何に利用されているかをリアルタイムに簡単に確認できるデータ処理装置を提供する。 - 特許庁

An address space 150 corresponding to a maximum size N of an SDRAM 110 capable of being mounted as the standard equipment is mapped to an SDRAM controller 103 of the processor.例文帳に追加

情報処理装置のＳＤＲＡＭコントローラ１０３には、標準搭載可能なＳＤＲＡＭ１１０の最大サイズＮに対応したアドレス空間１５０がマッピングされる。 - 特許庁

To provide a data processor adapted to manage access to a shared resource and increase physical address space of the shared resource while minimizing necessary resources.例文帳に追加

必要とするリソースを最小限にしながら共有リソースへのアクセス管理及び共有リソースの物理アドレス空間の増大にも対応できるデータプロセッサを提供する。 - 特許庁

When pixel data of a position A is read, the data of 3×3 pixels of an area 310 is read at once as a result by constituting the respective memories to have the same address space from a processor.例文帳に追加

各メモリはプロセッサからは同一アドレス空間を有するようにすることで、位置Ａの画素データを読み出しを行ったときには、結果的に領域３１０の３×３画素のデータが一度に読み出される。 - 特許庁

An IO space access detection circuit 402 decodes a command code and an address of a flit signal 330 that is input from a corresponding processor node to detect and output access to the IP space and to detect and output a node ID of a target IO node.例文帳に追加

ＩＯ空間アクセス検出回路４０２は、対応するプロセッサノードから入力するフリット信号３３０のコマンドコード及びアドレスをデコードして、ＩＯ空間へのアクセスであることを検出して出力し、ターゲットのＩＯノードのノードＩＤを検出して出力する。 - 特許庁

The image processor stores the image data processed by the image processing units and the setting value used for processing the image data in a first address space, and associating the setting value and the image data read out from the first address space respectively with header information for transmission to the image processing units as commands.例文帳に追加

画像処理装置は、この画像処理部で処理される画像データおよび当該画像データの処理に用いる設定値を第１のアドレス空間に格納し、ダイレクトメモリアクセスにより、第１のアドレス空間から読み出した設定値および画像データのそれぞれを画像処理部に伝達するためのヘッダ情報と対応づけてコマンドとして画像処理部へ転送する。 - 特許庁

Each core 112 of a multi-core processor 11 allocates a virtual address inside a main memory space to a physical register inside a register file 1112 based on a request from a program, records correspondence relation between the virtual address and the physical register in a virtual register conversion table 1121, and manages it.例文帳に追加

マルチコアプロセッサ１１の各コア１１２は、プログラムからの要求に基づき、メインメモリ空間中の仮想アドレスをレジスタファイル１１１２内の物理レジスタに割り当て、当該仮想アドレスと物理レジスタとの対応関係を仮想レジスタ変換表１１２１に記録して管理する。 - 特許庁

A projected address on the target processor forms the sum of an offset (D) that is greater than or equal to a first offset (D_1) of a base register-relative instruction and less than a difference (max-min), and contents of a base register (R) and projects the sum onto a cyclical address space with addresses having a length of n bits.例文帳に追加

目標プロセッサ上の投影されたアドレスは、ベースレジスタ相対命令の第１のオフセット（Ｄ_１）以上であり、差（ｍａｘ−ｍｉｎ）未満のオフセット（Ｄ）及びベースレジスタ（Ｒ）の内容の和を形成し、ｎビットの長さを有するアドレスで巡回アドレス空間に和を投影する。 - 特許庁

To eliminate inconsistency between a storage means and an address space when executing a protection object program concerning a self-rewriting processor, self-rewriting processing method, and program obfuscating the protection object program.例文帳に追加

保護対象プログラムを難読化する自己書き換え処理装置、自己書き換え処理方法、およびプログラムについて、保護対象プログラムの実行時に記憶手段とアドレス空間との不整合を解消できるようにすること。 - 特許庁

The each thread performs efficient interaction with the mating thread, without being conscious of the processor from which the mating tread is dispatched, because the local memory, of the processor corresponding to the mating thread, mapped in an effective address EA space is changed automatically in response to the processor in which the mating thread for the interaction is executed.例文帳に追加

また、相互作用を行う相手のスレッドが実行されるプロセッサに応じて、実効アドレスＥＡ空間にマッピングされる、相手のスレッドに対応するプロセッサのローカルメモリが自動的に変更されるので、各スレッドは相手のスレッドがディスパッチされるプロセッサを意識することなく、相手のスレッドとの相互作用を効率よく行うことが出来る。 - 特許庁

In a structure for executing data processing while relating a plurality of logical processors to a physical processor by time sharing, processing for mapping and storing a logical processor-corresponding context table laid in a non-applied state of the physical processor to a logical partition address space corresponding to a logical partition as the application object of the logical processors is executed.例文帳に追加

複数の論理プロセッサをタイムシェアリングによって物理プロセッサに対応付けてデータ処理を実行する構成において、物理プロセッサの非適用状態にある論理プロセッサ対応のコンテキストテーブルを、論理プロセッサの適用主体としての論理パーティションに対応する論理パーティションアドレス空間にマップして保存する処理を実行する。 - 特許庁

The image processor extracts the image data processed by the image processing units from the processed commands output from the image processing units, and transfers the extracted image data to a second address space by direct memory access.例文帳に追加

また、画像処理装置は、画像処理部から出力された処理済のコマンドからその画像処理部によって処理された画像データを抽出し、抽出した画像データをダイレクトメモリアクセスにより第２のアドレス空間へ転送する。 - 特許庁

To provide an information processor adapted to suppress association based on a predetermined fixed division unit when a virtual space for the process and a physical address of the process are associated, in putting a process into an executable state.例文帳に追加

プロセスを実行可能な状態にするときに、そのプロセスの仮想空間とその物理アドレスを対応させる場合において、予め定められた固定の分割単位によって対応させることを抑制するようにした情報処理装置を提供することを目的としている。 - 特許庁

A page allocation decision part 113 continuously arranges the array elements of a data distribution object array referred to within a parallelizable loop included in the consecutive sequence program 150 in a virtual address space according to a data continuous dimension and decides a processor to allocate individual pages where the array elements are arranged.例文帳に追加

ページ割付け決定部１１３は、逐次プログラム１５０に含まれる並列化可能ループ内で参照されるデータ分散対象配列の配列要素をデータ連続次元で仮想アドレス空間に連続配置し、配列要素が配置された各ページを割り付けるプロセッサを決定する。 - 特許庁

To provide an information processor which makes it easy to rewrite a data storage area and disables a program storage area to be rewritten by mapping a ROM to the address space of a CPU only when the data storage area in a nonvolatile memory is rewritten.例文帳に追加

不揮発性メモリ内のデータ記憶領域を書き換える場合のみＲＯＭがＣＰＵのアドレス空間にマッピングされるようにすることにより、データ記憶領域の書き換えを容易にし、プログラム記憶領域が書き換えられないようにすることができる情報処理装置を提供する。 - 特許庁

In this memory access load distribution device, the load status of a memory is detected by an address trace mechanism equipped with a trace function for collecting the statistics of access so that the deviation/contention of memory access to be issued by each processor can be discriminated, and a memory space is exchanged (swapped) so that the latency of the memory access can be improved.例文帳に追加

各プロセッサから発行されるメモリアクセスの偏り/競合が判別できるようアクセスの統計を採取するトレース機能を備えたアドレストレース機構によりメモリの負荷状態を検出し、メモリアクセスのレイテンシを改善するようメモリ空間を交換（スワップ）する。 - 特許庁

A protection setting check section 14 of the information processor 1 checks whether a stack pointer position to be updated is included in the partial address space which is reserved beforehand as a stack area available as a stack by collating the memory protection information set in the memory protection information storage section 110 for violation detection of the memory access request and the second address information.例文帳に追加

情報処理装置１が有する保護設定チェック部１４は、メモリアクセス要求の違反検出のためにメモリ保護情報記憶部１１０に設定されたメモリ保護情報と第２のアドレス情報とを照合することにより、更新予定のスタックポインタ位置が、スタックとして使用可能なスタック領域として予め確保されている部分アドレス空間に含まれるか否かを確認する。 - 特許庁