「read/write memory」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

This invented bus bridge circuit for duplexed device includes bus bridge circuits 21, 31 that monitor read/write access to a memory device in an operational system and when the access occurs, copy its data and write it into a memory device in a backup system.例文帳に追加

本発明の２重化装置用バスブリッジ回路は、運用系のメモリ装置に対するリード／ライトアクセスを監視し、前記アクセスが発生したときそのデータをコピーしバックアップ系のメモリ装置へ書き込むバスブリッジ回路２１、３１を有することとした。 - 特許庁

An interface circuit 4 is used for controlling access from a first CPU 1 and a second CPU 2 to a memory 3 and enables execution of simultaneous read/write access fro the first CPU 1 and the second CPU 2 to the memory 3.例文帳に追加

インターフェース回路４は、第１のＣＰＵ１および第２のＣＰＵ２からのメモリ３へのアクセスを制御するための回路であり、第１のＣＰＵ１および第２のＣＰＵ２からメモリ３に同時にリード・ライトアクセスを実行することを可能とする。 - 特許庁

To improve the problem of power consumption caused by the number of read/write accesses to an image memory and the problem of processing efficiency to realize real-time image processing of image data when reading/writing data from/to the image memory to execute prescribed image processing.例文帳に追加

画像メモリに対して読み書きしながら所定の画像処理を実行する場合に、画像メモリに対する読み書きのアクセス数に起因する消費電力の問題と、処理効率の問題とを改善して、画像データのリアルタイム画像処理を実現する。 - 特許庁

The semiconductor integrated circuit for display control includes: a memory cell array ARY capable of storing display data; peripheral circuits 100-1, 101-1, 102-1, 103-1 capable of writing and reading the display data; and a control circuit capable of controlling read/write operation of the memory cell array.例文帳に追加

表示データを記憶可能なメモリセルアレイ（ＡＲＹ）と、表示データの書込み及び読出しを可能とする周辺回路（１００−１，１０１−１，１０２−１，１０３−１）と、上記メモリセルアレイのリード・ライト動作を制御可能な制御回路とを設ける。 - 特許庁

A circuit part 31 of a HDD 30 is provided with a read/write section 36, a data buffer section 37, an error detecting section 33, an error correcting section 34, a data processing section 35 constituted by using a CPU, and a nonvolatile memory 38.例文帳に追加

ＨＤＤ30の回路部分31は、リード／ライト部36と、データバッファ部37と、エラー検出部33と、エラー訂正部34と、ＣＰＵを用いて構成されたデータ処理部35と、不揮発性メモリ38とを具備している。 - 特許庁

On the basis of the input voltage obtained in the logarithmic characteristic shut regulator 31 and the fixed voltage obtained from the series regulator 32, read/write operation of data is performed between a nonvolatile memory 6 and an external device.例文帳に追加

対数特性シャントレギュレータ３１で得られた入力電圧と、シリーズレギュレータ３２から得られる一定電圧とを基に、不揮発性メモリ６と外部装置との間でデータの読出し／書込み動作を行う。 - 特許庁

When an MPU issues a write instruction to an HDC, the HDC obtains the written data (b) from the volatile memory and writes the data to a magnetic storage medium 5 through a read/write control circuit.例文帳に追加

ＭＰＵはＨＤＣに対して書き込み命令を発行すると、ＨＤＣは揮発性メモリーから書き込みデータｂを得て、リード／ライト制御回路を介して磁気記憶媒体５へ書き込みを行う。 - 特許庁

An arbitration circuit 108 is configured to accept a read/write request from a master 101 such as a CPU for which low latency is required with a fixed interval so that the master 101 can perform memory access with low latency.例文帳に追加

調停回路１０８は、低レイテンシが求められるＣＰＵ等のマスタ１０１からのリードライト要求を一定間隔で受け付けることで、マスタ１０１が低レイテンシでメモリアクセスを行う。 - 特許庁

In a field memory 10, read/write is performed in field units, the data of the previous field are read from a selection region with an address value adr in 1 access cycle, and the data of the next field are written there.例文帳に追加

フィールドメモリ１０では、読出し／書込みをフィールド単位で行い、１アクセスサイクルで、アドレス値ａｄｒによる選択領域から前フィールドのデータを読出し、そこに次フィールドのデータを書込む。 - 特許庁

To provide an image forming device capable of suitably and inexpensively reducing radiation noise produced by a read/write circuit board exchanging communication information with a memory provided in a toner cartridge.例文帳に追加

トナーカートリッジに設けられたメモリーと通信情報を交換するリード／ライト回路基板から発生する放射ノイズを、好適に、しかも低コストにて低減することのできる画像形成装置を提供する。 - 特許庁

The IC card provided with a memory function comprises an external wired interface, besides a non-contact interface connected to a card read/write unit, and is built in a portable terminal connected through the external wired interface.例文帳に追加

メモリ機能を備えたＩＣカードは、カード読み書き装置と接続する非接触インターフェース以外に外部有線インターフェースを備え、外部有線インターフェース経由で接続される携帯端末に組み込まれる。 - 特許庁

A multiplexer 8 selects a decoding signal XnDm of an external address side or a decoding signal XnRm of a refresh address side so that refresh operation and Read/Write operation are performed continuously in one memory cycle based on an external address transmitting signal EXTR and a refresh address transmitting signal RFTR, and outputs it as a decoding signal XnMm.例文帳に追加

マルチプレクサ８は、外部アドレス伝達信号ＥＸＴＲ及びリフレッシュアドレス伝達信号ＲＦＴＲに基づき、１メモリサイクル中にリフレッシュ動作とRead/Write動作が連続して行われるように、外部アドレス側のデコード信号ＸｎＤｍまたはリフレッシュアドレス側のデコード信号ＸｎＲｍを選択してデコード信号ＸｎＭｍとして出力する。 - 特許庁

A read/write address determination means 105 includes a threshold for determining whether data transferred from a host interface control part 103 is disk array configuration information or not from a write or read address of the data, and accesses a nonvolatile memory 106, when the data is disk array configuration information, to read/write disk array configuration information 110.例文帳に追加

リード／ライトアドレス判断手段１０５は、ホストインターフェイス制御部１０３から伝達されたデータのライトあるいはリードアドレスから、データがディスクアレイ構成情報かそうでないかを判断する閾値を内部に有しており、データがディスクアレイ構成情報である場合は、不揮発性メモリ１０６にアクセスしてディスクアレイ構成情報１１０をリード／ライトする。 - 特許庁

To provide a mapping algorithm for efficient access to a flash memory, wherein block state information that is changed, through logical operations required by a processor is written in the flash memory, according to a predetermined state transition algorithm and the changed information is referred to upon read/write operations in a flash memory, a mapping control apparatus and a method for the flash memory.例文帳に追加

フラッシュメモリ、そのためのマッピング制御装置及び方法に関し、プロセッサから要求される論理演算により変更されるブロックの状態情報を、所定の状態遷移アルゴリズムにより、フラッシュメモリに書き込み、書き込み／読み出し演算の際に参照させる効率的なフラッシュメモリアクセスのためのマッピングアルゴリズムを提供すること。 - 特許庁

A SDRAM 10 has a timing controller 1, a row address decoder 2, a column address decoder 3, a memory cell array 4, a read/write controller 5, I/O buffers 60, 690, 6180, 6270, and I/O terminals 70, 790, 7180, 7270.例文帳に追加

ＳＤＲＡＭ１０は，タイミングコントローラ１，ロウアドレスデコーダ２，カラムアドレスデコーダ３，メモリセルアレイ４，リード／ライトコントローラ５，Ｉ／Ｏバッファ６_０，６_９０，６_１８０，６_２７０，およびＩ／Ｏ端子７_０，７_９０，７_１８０，７_２７０を有する。 - 特許庁

Connection interfaces with different standards are connected with a USB interface of the computer through one conversion adaptor to perform read/write to the memory module 20 via the microcontrol unit 10 by the computer.例文帳に追加

異なった規格を持った接続インターフェースは、コンピュータがマイクロコントロールユニット１０を介してメモリーモジュール２０に対して読み書きを行うために、一つの変換アダプタを通してコンピュータのＵＳＢインターフェースと接続する。 - 特許庁

In recording the video image to the disk 1, the pattern read from the pattern memory 11b is combined with the recorded video image in prescribed timing, and a disk read/write section 2 records the composed video image and pattern on the disk 1.例文帳に追加

ディスク１への映像記録時に、パターンメモリ１１ｂから読み出されたパターンを所定のタイミングで記録映像に合成し、合成された映像およびパターンをディスク読取書込部２によりディスク１に記録する。 - 特許庁

To receive a command from a host by preventing a read error of the device unique information in the case of turning on the power in a medium storage device for reading the device unique information from a medium to a memory and carrying out read/write operation to the medium.例文帳に追加

装置固有情報を媒体からメモリに読み出し、媒体へのリード／ライト動作を行う媒体記憶装置において、パワーオン時の装置固有情報のリードエラーを予防して、ホストからのコマンド受領を可能とする。 - 特許庁

To provide a packet data processor capable of eliminating the overhead for read/write processing to/from a memory by the processor, thereby executing a packet processing at a high-speed and to provided a packet repeater using the processor.例文帳に追加

本発明は、プロセッサによるメモリヘの読み出し／書き込み処理のオーバヘッドを解消でき、高速なパケット処理が可能なパケットデータ処理装置及びそれを用いたパケット中継装置を提供することを目的とする。 - 特許庁

The LSU 4 has a DCACHE temporarily storing read/write data for an external memory, a SPRAM 42 used for special uses other than a cache and an address generator generating a virtual address for accessing the DCACHE and the SPRAM 42.例文帳に追加

ＬＳＵは、外部メモリに対する読み出し／書き込みデータを一時的に格納するDCACHEと、キャッシュ以外の特殊な用途に使用されるSPRAMと、DCACHEやSPRAMをアクセスするための仮想アドレスを生成するアドレス生成器とを有する。 - 特許庁

To reduce the overhead when network equipment equipped with a large-capacity memory, such as an SDRAM, which is large in overhead of control and has a burst read/write mode, to temporarily store a frame processes a short frame.例文帳に追加

ＳＤＲＡＭなどの制御のオーバーヘッドが大きくバースト読み出し／書き込みモードを有する大容量メモリをフレームの一時格納用に備えるネットワーク機器において、短いフレームを処理するときのオーバーヘッドを低減する。 - 特許庁

An e-mail instruction executing part 14 included in a memory access part 11 of the control part 2 executes read/write processing of memories 3 and 23 of the PLC 20 and the communication module 1 on the basis of information included in an accessed e-mail.例文帳に追加

制御部２のメモリアクセス部１１に含まれる電子メール指示実行部１４は、アクセスされた電子メールに含まれる情報に基づいて、ＰＬＣ２０や通信モジュール１のメモリ３，２３の読み書き処理を実行する。 - 特許庁

The internal memory 102 has a structure capable of the simultaneous access of read/write as well and when one piece of processing unit data is transferred to the internal memory 102, an arithmetic processing unit 103 executes arithmetic processing by reading the transferred processing unit data simultaneously with the next processing unit data transfer.例文帳に追加

内部メモリ１０２もリート／ライトの同時アクセス可能な構造とし、演算処理ユニット１０３は、その処理単位データの１つが内部メモリ１０２へ転送されてくると次の処理単位データ転送と同時に既に転送された処理単位データを読み出し演算処理を実行する。 - 特許庁

To provide a memory device provided with SDRAM in which access speed is increased by setting the number of times of burst access at the time of initialization at which burst access based on burst length for performing burst access is set in a read/write cycle, in a memory device provided with SDRAM performing burst access.例文帳に追加

バーストアクセスを行うＳＤＲＡＭを備えたメモリ装置において、バーストアクセスを行うためのバースト長に基づくバーストアクセスをリード／ライトサイクルで設定する初期化時にそのバーストアクセスの回数を設定するようにして、アクセスの高速化を図ったＳＤＲＡＭを備えたメモリ装置を提供する。 - 特許庁

When band widths which should be allocated to master devices 4 to 6 are changed, read/write ports of master devices 4 to 6, the buses 10 to 12, and the local buffers 13 to 15 are only changed, so none of a memory device, a memory controller 3, and the bus 1 needs to be redesigned.例文帳に追加

マスタデバイス４〜マスタデバイス６に割り当てるべきバンド幅を変更したい場合は、マスタデバイス４〜マスタデバイス６及びバス１０〜バス１２、ローカルバッファ１３〜ローカルバッファ１５の読み書きポートを変更すれば良いのでメモリデバイス、メモリコントローラ３、バス１を再設計する必要はない。 - 特許庁

This communication module built-in memory card is provided with a remote communication setting means and a file access means, and configured to perform link control with a remote destination communication apparatus without transmitting a communication command from a host, and to read/write file data in the memory device of the card without using a bus between the host and the card.例文帳に追加

通信モジュール内蔵型メモリカードに、リモート通信設定手段、ファイルアクセス手段を設け、ホストから通信コマンドを行うことなくカードのみでリモート先通信装置とのリンク制御を行い、さらには、ホスト・カード間のバスを経由せず、カードのメモリデバイスにファイルデータをリード・ライトすることができる。 - 特許庁

The LSU 4 has a DCACHE 41 temporarily storing read/write data for an external memory, a SPRAM 42 used for special uses other than a cache and an address generator 43 generating a virtual address for accessing the DCACHE and the SPRAM.例文帳に追加

ＬＳＵ４は、外部メモリに対する読み出し／書き込みデータを一時的に格納するDCACHE４１と、キャッシュ以外の特殊な用途に使用されるSPRAM４２と、DCACHEやSPRAMをアクセスするための仮想アドレスを生成するアドレス生成器４３とを有する。 - 特許庁

Read/write of data can be performed from each of all controllers, namely, a controller (1) 11, a controller (2) 13 in the same unit to a shared memory 16 of an I/O input and output device (A) 15 via a system bus 2.例文帳に追加

同一ユニット内のすべてのコントローラ、すなわちコントローラ（１）１１、コントローラ（２）１３からそれぞれＩ／Ｏ入出力装置（Ａ）１５の共有メモリ１６に対してシステムバス２経由でデータの書き込み・読み出しをすることができる。 - 特許庁

To provide a data transfer control device, in which a CPU accesses a memory on a bus with access conflicts for read/write at high speed in an arbitrary timing of the CPU without increasing load of the CPU.例文帳に追加

本発明は、ＣＰＵの負荷を増加させることなく、ＣＰＵの任意のタイミングで高速にアクセス競合の発生するバス上のメモリに対してＣＰＵがリード/ライトアクセスすることができるデータ転送制御装置を提供する。 - 特許庁

The other JVM processes 106 copy the data mapped and loaded in the "read only" area 112 into their own private memory areas 110 from the "read/write" area 114 instead of reloading the data from the program module.例文帳に追加

プログラムモジュールからそのデータを再ローディングする代わりに、その他のＪＶＭプロセス１０６は該リードオンリエリア１１２に対してマッピングし且つロードされたデータをそのリード／ライトエリア１１４からそれら自身のプライベートメモリ領域１１０内にコピーする。 - 特許庁

A read/write circuit 117 is controlled by delayed internal control signals MAE1, WBE1, thereby, read or write for a memory cell array is performed in timing in accordance with a value set to the AL setting register 132.例文帳に追加

読み出し／書込み回路１１７は、遅延された内部制御信号ＭＡＥ１，ＷＢＥ１によって制御され、これによりＡＬ設定レジスタ１３２に設定された値に応じたタイミングでメモリセルアレイに対する読み出し又は書込みを行う。 - 特許庁

Also, when performing the read/write inspection of the external memory, the writing of the port mode setting data of the input/output port is operated so that it is not necessary to separately perform the port mode setting of the input/output port, and to reduce the inspection man-hours.例文帳に追加

また、外部メモリのリード・ライト検査を行う際に、入出力ポートのポートモード設定データの書込みを行うことにより、別途入出力ポートのポートモード設定を行う必要がなく検査工数を削減することができる。 - 特許庁

The processing device 4d also collates and authenticates the location history information read by location history information memory device 6 and the location history information read by IC card read/write device 3d from IC card 11.例文帳に追加

また、処理装置４ｄによって、場所履歴情報記憶装置６から読み取った場所履歴情報と、ＩＣカード読取／書込装置３ｄによってＩＣカード１１から読み取った場所履歴情報とを照合し、認証を行う。 - 特許庁

An image processor 500 which commonly uses a system bus 150 of the personal computer system, includes an independent dedicated image bus 550, a compression/expansion unit 510, an image memory read/write controller 520, image memories 610, 620, 630, and a video processor 650.例文帳に追加

パソコンシステムのシステムバス１５０を共用する画像処理部５００は、独立した専用のイメージバス５５０と、圧縮／伸長器５１０と、画像メモリリード／ライト制御器５２０と、画像メモリ６１０，６２０，６３０と、ビデオ処理器６５０とを有する。 - 特許庁

The control system configuration management system has a shared storage 6 for holding configuration data describing the allocation information of the physical memory in the control device Dev.A, and a plurality of kinds of tools Tool.A-E accessing the shared storage to read/write the configuration data.例文帳に追加

制御デバイスＤｅｖ．Ａの物理メモリの割付情報を記述した設定データを保持するための共有ストレージ６と、その共有ストレージにアクセスし、設定データを読み書きする複数種のツールＴｏｏｌ．Ａ〜Ｅと、を備える。 - 特許庁

This DMAC 40 comprises a read/write port 47 operable to receive data from said data source 10 via a source bus and to output said received data to said data destination 20 via a destination bus, wherein said direct memory access controller is operable in response to a predetermined number of clock pulses, to control said read/write port to output said received data to said data destination after receiving it.例文帳に追加

本ＤＭＡＣ４０は発信元バスを介してデータ発信元１０からデータを受信し、宛先バスを介してデータ宛先２０に受信したデータを出力するように動作可能な読み出し／書き込みポート４７を含み、所定の数のクロック・パルスに応答して読み出し／書き込みポートを制御し、前記所定の数のクロック・パルスを受信すると受信したデータをデータ宛先に対して出力する。 - 特許庁

To provide a technique in which operating speeds of chips are improved by especially selecting a plurality of cells simultaneously to conduct read/write operations in a nonvolatile ferroelectric substance memory device having a mutibit control function.例文帳に追加

本発明はマルチビット制御機能を有する不揮発性強誘電体メモリ装置に関し、特に複数のセルを同時に選択してリード／ライト動作を行うことによりチップの動作速度を向上させることができるようにする技術を開示する。 - 特許庁

To provide a semiconductor device having an integrated circuit which reduces a current value of a magnetoresistive element used for read and write of information without increase in area of memory cells when viewed from above, and inhibits read/write errors and a short circuit between magnetoresistive elements.例文帳に追加

メモリセルの平面視における面積を増加せずに、磁気抵抗素子の情報の読み書きに用いる電流値を低減しながら、読み書きエラーや磁気抵抗素子間の短絡が抑制された集積回路を有する半導体装置を提供する。 - 特許庁

In a synchronous bank type multi-port memory, a register/buffer circuit performs input of a read/write signal and an address signal from the outside port, input or output of a data signal from the outside port, and output of an inputted port block signal to the outside.例文帳に追加

同期バンク型多ポートメモリにおいて、レジスタ／バッファ回路は、外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力、入力されるポートブロック信号の外部への出力を行う。 - 特許庁

When a read/write means 76 detects either of the ink cartridges is exchanged, reads out ink information after the exchange of cartridge from a non-volatile memory (EEP ROM) to be mounted on the cartridge and sends the data to an aligning verification means 74.例文帳に追加

読み出し書き込み手段７６は、いずれかのインクカートリッジが交換されたことを検知すると、当該カートリッジに搭載された不揮発性メモリ（ＥＥＰＲＯＭ）から、交換後のインク情報を読み出し、整合検証手段７４にデータを送る。 - 特許庁

To provide an IC card securing security equal with conventional one after the issue of the IC card while making the issuer of the IC card control the read/write of a memory built in the IC card without going through an authentication procedure at the time of issuing the IC card.例文帳に追加

ＩＣカードの発行者が、ＩＣカードの発行時に、ＩＣカードに内蔵されたメモリを、認証手続きを経ずに読み書き制御するとともに、ＩＣカードを発行した後には、従来と同等のセキュリティが確保されるＩＣカードを提供すること。 - 特許庁

The read/write control circuit 3 applies different voltages depending on the information to be written in the bit lines BL0 to BL3 corresponding to a plurality of memory cells MC1-0 to MC1-3 when writing the information into a plurality of the memory cells MC1-0 to MC1-3 connected to the same word line WL1.例文帳に追加

読み出し／書き込み制御回路３は、同一のワード線ＷＬ１に接続された複数のメモリセルＭＣ１−０〜ＭＣ１−３に情報を書き込む際、複数のメモリセルＭＣ１−０〜ＭＣ１−３に対応するビット線ＢＬ０〜ＢＬ３に、書き込もうとする情報によって異なる電圧を印加する。 - 特許庁

When the substrate 210b after replacement is discriminated based on the substrate discrimination flag H, a substrate information read/write section 284 reads the seed A associated with the device serial N stored in the nonvolatile memory 212 from the external storage 260 and updates the information in the nonvolatile memory 212 using the read seed A and updates the substrate discrimination flag H in the nonvolatile memory 212.例文帳に追加

基板情報読出／書込部２８４は、基板判別フラグＨをもとに交換後の基板２１０ｂが判別されたとき、外部記憶装置２６０から不揮発性メモリ２１２に記憶された機器シリアルＮに関連付けられたシードＡを読み出し、不揮発性メモリ２１２の内容を読み出したシードＡで更新するとともに、不揮発性メモリ２１２の基板判別フラグＨを更新する。 - 特許庁

This disk array controller provided with a channel IF part, a disk IF part, a cache memory part and a shared memory part and plural disk array control units to read/write data, has a mutual coupling network to connect the shared memories in the plural disk array control units and a mutual coupling network to connect the cache memory parts in the plural disk array control units are provided.例文帳に追加

チャネルＩＦ部と、ディスクＩＦ部と、キャッシュメモリ部と、共有メモリ部とを有し、データのリード／ライトを行うディスクアレイ制御ユニットを、複数ユニット有するディスクアレイ制御装置において、複数のディスクアレイ制御ユニット内の共有メモリ部間を接続する相互結合網と、複数のディスクアレイ制御ユニット内のキャッシュメモリ部間を接続する相互結合網を有する。 - 特許庁

To perform transmission and reception with a main body and a device unit within the operable time of the device unit by measuring it in the case of performing the read/write of the content in the memory of the device unit by using a radio signal in the main body and the image forming device comprising the device unit.例文帳に追加

本体と装置ユニットから構成される画像形成装置において、無線信号を用いて装置ユニットのメモリ内容の読み書きを行う場合、装置ユニットの作動可能時間を測定し、その時間内で、本体と装置ユニットと送受信を行う。 - 特許庁