「sampling loop」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A passage of a mobile phase container 16 → a pump 10 → the selector valve 26 → the sampling loop 24 → the sampling needle 36 → the drain port 38 is thus constituted.例文帳に追加

これにより、移動相容器１６→ポンプ１０→切替バルブ２６→サンプリングループ２４→サンプリングニードル３６→ドレインポート３８の流路が構成される。 - 特許庁

A temporary loop start point LSP1 and a temporary loop end point LEP1 are set to waveform data consisting of a plurality of sampling values on the basis of a loop section designated by a user.例文帳に追加

複数のサンプリング値から成る波形データに対して、ユーザによって指定されたループ区間に基づいて仮ループ開始点ＬＳＰ１および仮ループ終了点ＬＥＰ１が設定される。 - 特許庁

Output data of the counter 24 are thinned by a predetermined sampling rate of a decimation filter 28 through a loop filter 26.例文帳に追加

カウンタ２４の出力データはループフィルタ２６を介してデシメーションフィルタ２８で所定のサンプリングレートに間引きされる。 - 特許庁

The sampling clock is generated by a phase locked loop or PLL 5 integrally multiplying an given frequency.例文帳に追加

与えられた周波数を整数倍する位相同期ループ又はＰＬＬ（５）によって標本化クロック発生される。 - 特許庁

Further, the loop-back mode measurements are performed using asynchronous sampling to address aliasing and quantization errors.例文帳に追加

さらに、ループバック・モードの測定は、エイリアシングおよび量子化誤差に対処するために、非同期サンプリングを使用して行われる。 - 特許庁

An error computing element 15 selects an effective component of re-sampling data, and makes an internal digital low-pass filter integrate the component and outputs is as a DC drift component only when 0-point information from re-sampling DPLL(digital phase synchronous loop) 14 is '1' (at this time, a timing is shown when a sampling point formed by re-sampling exists).例文帳に追加

エラー演算器１５は、リサンプリングＤＰＬＬ１４からの０ポイント情報が”１”のとき（このときは、リサンプリングによって形成されたサンプルポイントが存在するタイミングを示す）のみ、リサンプリングデータの有効成分を選択して、内部のディジタル低域フィルタにより積分させてＤＣずれ成分として出力する。 - 特許庁

A loop end point LEP is set at the last sampling point in a section to which the point LEP1 belongs to, and a loop start point LSP is set at a sampling point of samples, of which the number corresponds to the number of samples between the point LEP1 and the point LEP, on the basic of the point LSP1(Figure (c)).例文帳に追加

このＬＥＰ１の属する区間内の最後のサンプリング点に、ループ終了点ＬＥＰが設定され、ＬＳＰ１を基準として、ＬＥＰ１およびＬＥＰ間のサンプル数に相当するサンプル数だけ後のサンプリング点に、ループ開始点ＬＳＰが設定される（図７（ｃ））。 - 特許庁

When a signal for filling or displacing of a mobile phase is fed to a control part 40 from an outside, a valve 26 is switched to connect a passage from a pump part 2 to a sampling needle 36 via a sampling loop 24, and the sampling needle 36 is moved to a drain port 38.例文帳に追加

移動相を充満又は置換する信号が外部から制御部４０に送られると、バルブ２６を切り替えてポンプ部２からの流路を、サンプリングループ２４を介してサンプリングニードル３６に接続し、サンプリングニードル３６をドレインポート３８に移動させる。 - 特許庁

An NOLM (nonlinear optical loop mirror) type optical analog-digital conversion apparatus includes an optical sampling system (50) and an optical quantization/coding device (40).例文帳に追加

ＮＯＬＭ（非線形光ループミラー）型光アナログ−ディジタル変換器は光標本化装置（５０）と光量子化・符号化装置（４０）を備える。 - 特許庁

The magnetic field sensors 3 and 4 are coupled to the phase control loop in such a way that a digital oscillating signal is phase synchronous with a rotation sampling signal formed by rotary sampling of the measurement signals of the magnetic field sensors 3 and 4.例文帳に追加

磁場センサ３，４は、位相制御ループと、デジタル振動信号が磁場センサ３，４の測定信号の回転サンプリングによって形成される回転サンプリング信号に対して位相同期しているように、結合されている。 - 特許庁

To enable a loop-back test in an interface in which phase relations between data signals and strobe signals for sampling the data are different in the inputs and the outputs.例文帳に追加

データと該データをサンプリングするためのストローブ信号の位相関係が入力と出力で異なるインタフェースにおいて、ループバック試験を可能とする。 - 特許庁

A pulse received by a GPS receiver 11 from a radio positioning/ navigation system is multiplied by a phase lock loop circuit in a sampling synchronization circuit 12 to produce a sampling synchronization pulse which is delivered from a signal output circuit 21 through a transmission line 23 to each protective relay 221-22n as a sampling synchronization signal of absolute time.例文帳に追加

ＧＰＳ受信機１１で無線測位・航法システムからのパルスを受信し、サンプリング同期回路１２でフェーズロックループ回路により逓倍してサンプリング同期パルスを得、信号出力回路２１がサンプリング同期パルスを伝送路２３を介して各保護継電装置２２_1〜２２_nに絶対時間のサンプリング同期信号として供給する。 - 特許庁

To provide a method and apparatus for fast data-weighted average (DWA) double-sampling modulators with minimal loop delay supporting improved stability.例文帳に追加

最小ループ遅延を有し、改善された安定性をサポートする高速データ加重平均（ＤＷＡ）２重サンプリング変調器のための方法および装置が提供される。 - 特許庁

Furthermore, the generated carrier signal Pct and a sampling signal SL are synchronized by a digital PLL constituted of a phase comparator 19, a loop filter 22 and a carrier oscillator 21.例文帳に追加

また、位相比較器１９、ループフィルタ２２、キャリア発振器２１によるディジタルＰＬＬによって、生成したキャリア信号Ｐｃｔとサンプリング信号ＳＬとの同期をとる。 - 特許庁

To detect a phase of an input clock signal with a high phase resolution using a sampling clock signal as a reference in a digital phase detector available for a phase lock loop.例文帳に追加

フェーズロックループで使用可能なデジタル位相検知器において、サンプリングクロック信号を基準として高い位相分解能で入力クロック信号の位相を検知する。 - 特許庁

A loop filter 5, a D/A converter 6 and a voltage controller oscillator 7 generate clock signals from the phase difference information, and control the sampling timing of the A/D converter 1.例文帳に追加

ループフィルタ５、Ｄ／Ａ変換器６及び電圧制御発振器７は、位相差情報からクロック信号を生成して、Ａ／Ｄ変換器１のサンプリングタイミングを制御する。 - 特許庁

To obtain a receiver in an under-sampling system of which the sampling frequency is set so that a loop-back component of an adjacent channel is not superimposed to a desired channel signal when a signal exists in a channel adjacent to the desired channel signal.例文帳に追加

希望チャネル信号に隣接するチャネルに信号が存在する場合に隣接チャネル信号の折り返し成分が希望チャネル信号へ重畳しないようにサンプリング周波数を設定したアンダーサンプリング方式の受信機を実現すること。 - 特許庁

Because a switch 129 opens till the detection of a coarse offset is completed, a loop associated with the correction of fine offset opens; and because a switch 130 is open, the loop associated with the correction of sampling error becomes open.例文帳に追加

ｃｏａｒｓｅオフセットの検出が完了するまでの間、スイッチ１２９が開放されるので、ｆｉｎｅオフセットの補正に関するループが開ループとなり、スイッチ１３０が開放されるので、サンプリング誤差の補正に関するループが開ループとなる。 - 特許庁

To provide a phase-locked loop (PLL) circuit capable of reducing a phase error amount, without being restricted in a value of a period of a sampling clock, for a horizontal synchronizing signal to be input.例文帳に追加

入力される水平同期信号に対して、サンプリングクロックの周期の値に制約されることなく、位相誤差量を低減することができるフェーズロックドループ回路を提供する。 - 特許庁

The loop filter is configured to: (i) temporarily disable at least a part of a timing recovery loop after the temporary power down/power up sequence in the first communication device; and (ii) initiate a progression through a set of potential sampling phases to determine a given sampling phase at which the first communication device can recommence communication with the second communication device.例文帳に追加

ループフィルタは（ｉ）第１の通信装置における一時的なパワーダウン／パワーアップシーケンス後にタイミング再生ループの少なくとも一部を一時的に無効にするように、及び（ｉｉ）第１の通信装置が第２の通信装置との通信を再開することができる所与のサンプリング位相を決定するために一連の可能性のあるサンプリング位相によりプログレッションを開始するように構成されている。 - 特許庁

Furthermore, the input signal or a signal frequency-dividing the input signal is used for a signal source of a sampling frequency of the loop filter 5 so as to allow a characteristic frequency of the loop filter to track the increase/decrease in the frequency of the input signal so as to obtain a fast response over a wide frequency band.例文帳に追加

また、入力信号あるいは入力信号を分周した信号を、ループフィルタ５のサンプリング周波数の信号源として使用し、ループフィルタの特性周波数を入力信号の周波数増減に追従させることにより広い周波数帯域に渡り高速な応答を得る。 - 特許庁

In this digital signal processing circuit which samples input analog signals using a sampling circuit 34 and outputs digital signals, using a signal made by multiplying an input reference signal at a PLL(phase-locked loop) circuit 32 as a sampling clock, a delay circuit 33 for phase adjustment between the signal made by multiplication of the input reference signal and the sampling clock is inserted in front of the PLL circuit 32.例文帳に追加

入力基準信号をＰＬＬ回路３２で逓倍した信号をサンプリングクロックとして用いて、入力アナログ信号をサンプリング回路３４でサンプリングしてディジタル信号を出力するディジタル信号処理回路において、入力基準信号を逓倍した信号とサンプリングクロックとの位相を調整するための遅延回路３３をＰＬＬ回路３２の前段に挿入してなるものである。 - 特許庁

To provide a digital PLL (Phase locked loop)circuit capable of generating a clock signal that does not cause disturbance in a video even if used as a sampling clock signal to sample a video signal.例文帳に追加

映像信号をサンプリングするためのサンプリングクロック信号として用いても、映像に乱れを生じさせないクロック信号を生成することのできるデジタルＰＬＬ回路を提供することを課題とする。 - 特許庁

The output of the phase comparator 305 is supplied to a timing generation unit 304 through a loop filter 306, the information Pvco on the plurality of re-sampling timings is supplied to the data correction unit 303.例文帳に追加

位相比較器３０５の出力はループフィルタ３０６を介してタイミング生成部３０４に供給され、複数の再サンプリングタイミングの情報Ｐｖｃｏはデータ補正部３０３に供給される。 - 特許庁

In the method for measuring the molecular weight to the polymer containing the alicyclic structure by liquid chromatography, the concentration of a sample to be injected is 0.05-2 wt.%, its amount is 5-100 μL, the capacity of a sampling loop is 10-200 μL, and the ratio of the capacity of the sampling loop to the amount of the sample to be injected is 1-10.例文帳に追加

液体クロマトグラフィー法による脂環式構造含有重合体の分子量測定方法であって、注入する試料の濃度が０．０５〜２重量％、その量が５〜１００μＬであり、サンプリングループの容量が１０〜２００μＬ、前記注入する試料の量に対する前記サンプリングループの容量の比が１〜１０であることを特徴とする脂環式構造含有重合体の分子量測定方法。 - 特許庁

To solve the problem in a receiver used for digital radio communication that the receiver can be easily influenced by interference of a disturbing wave due to loop-back of a signal caused by sampling, while the sampling frequency of the signal must be suppressed to be low as much as possible in order to suppress the burden or power consumption of digital signal processing.例文帳に追加

デジタル無線通信に用いられる受信機において、デジタル信号処理の負担や消費電力を抑制するためには、信号のサンプリング周波数をできるだけ低くする必要がある一方で、サンプリングに伴う信号の折り返しにより、妨害波の干渉を受け易くなる課題を解決する。 - 特許庁

An output of an analog-to-digital converter (ADC) 12 for sampling and digitizing a reproduction signal is inputted to a digital phased-locked loop (PLL) circuit 30 via a first equalizing circuit 10 as a digital signal to fetch detection point voltage, and the first equalizing circuit 10 constitutes a transversal filter 13.例文帳に追加

再生信号をサンプリングしてデジタル化するアナログ・デジタル変換器(ADC：analog-to-digital converter１２の出力をデジタル信号のまま第１の等化回路１０を介してデジタル・フェーズロックドループ(PLL:Phase Locked Loop)回路３０に入力して検出点電圧を取り出す構成とし、 上記第１の等化回路１０をトランスバーサルフィルタ１３にて構成する。 - 特許庁

To provide a phase locked loop circuit with variable loop band, which does not generate deterioration in a modulating signal even when a continuous signal of "1" is inputted, also can maintain the frequency of a reference signal low and maintain the sampling frequency of a phrase comparator and a delta sigma circuit low even when the symbol rate is high.例文帳に追加

“１”の連続信号が投入された場合にも変調信号劣化を発生せず、さらに、シンボルレートが高い場合においても基準信号の周波数を低く保ち、位相比較器およびデルタシグマ回路のサンプリング周波数を低く保持できるループ帯域可変の位相同期回路を提供する。 - 特許庁

A solution pump 11 is initiated to pump a solution 2 including no material to be detected by a detector 40 to a flow channel in which the solution 2 flows to the detector 40 through a sampling loop 21 of a ten-way valve 30.例文帳に追加

検出器４０によって検出される物質を含まない溶液２を送液ポンプ１１により１０方バルブ３０のサンプリングループ２１を通り、検出器４０へと流れる流路へ送液を開始する。 - 特許庁

One exemplary method for controlling depressurization of the vial (220) containing the gas sample includes establishing fluid communication between a sample loop (240) of a head space sampling device (200) and a head space (222) of the vial (220).例文帳に追加

ガスサンプルを収納するバイアル（２２０）の減圧を制御する例示的な一方法は、ヘッドスペースサンプリング装置（２００）のサンプルループ（２４０）とバイアル（２２０）のヘッドスペース（２２２）の間の流体連通を確立することを含む。 - 特許庁

A sampling phase detector 20 is used as a mixing means in a PLL control loop for setting the comparison frequency of an output frequency, and is operated as a harmonic down converter.例文帳に追加

出力周波数の比較周波数を設定するＰＬＬ制御ループ内の混合手段としてサンプリングフェーズディテクタ２０を用い、サンプリングフェーズディテクタ２０をハーモニックス・ダウンコンバータとして動作させることにより上記課題を解決する。 - 特許庁

A VCO control part 50 detects the change of the audio sampling frequency fs from a control voltage Vctl of the output of a loop filter 44 or a frequency fo of an output clock of an oscillation part 30 and selects either of VCOs 31, 32.例文帳に追加

ＶＣＯ制御部５０は、ループフィルタ４４の出力の制御電圧Ｖｃｔｌまたは発振部３０の出力クロックの周波数ｆｏから、オーディオサンプリング周波数ｆｓの変化を検出して、ＶＣＯ３１，３２のいずれかを選択する。 - 特許庁

To provide a semiconductor integrated circuit in which an influence of phase noise of a sampling clock on transfer characteristics of a DAC and an ADC can be detected and the quality of a loop-back test can be improved, and to provide a method of testing the same.例文帳に追加

サンプリングクロックの位相ノイズがＤＡＣおよびＡＤＣの変換特性に与える影響を検出することができ、ループバックテストのテスト品質を向上させることができる半導体集積回路およびそのテスト方法を提供する。 - 特許庁

After a certain elapse of time from the initiation of pumping the solution 2, a solution pump 10 pumps a solution 1 including a dissolved material to be detected by the detector 40 from a sampling loop 20 of the ten-way valve 30 to a resistive coil 23 through a flow channel 22.例文帳に追加

溶液２の送液を開始した一定時間後、送液ポンプ１０により検出器４０によって検出される物質が溶解された溶液１を１０方バルブ３０のサンプリングループ２０を通り、流路２２を介して、抵抗コイル２３へ送液する。 - 特許庁

In a computer device 1 having a phase modulation wireless transmitting circuit 2 which receives power supply from a switching type power supply 4, the switching frequency of the power supply 4 is determined according to a comparison frequency during sampling by a PLL (phase locked loop) circuit 10 of the wireless transmitter side.例文帳に追加

スイッチング方式の電源４から電力供給される位相変調方式の無線送信回路３を有するコンピュータ機器１において、電源４のスイッチング周波数を無線送信機側のＰＬＬ回路１０のサンプリング時の比較周波数に基づくものとする。 - 特許庁

To provide a phase locked loop oscillation circuit that smoothly locks together a synchronizing signal of a received image signal even on the occurrence of a VTR signal whose horizontal synchronizing signal is partially changed or of switching of input image signal at a transmitter side and generates a sampling clock so as not to cause a reproduction error at a decoder of a receiver side.例文帳に追加

送信側で、水平同期が部分的に変化するＶＴＲの信号又は入力画像信号の切替え等が発生しても、引き込みを円滑に行い且つ受信側で復号化装置に再生エラーが発生しないように標本化クロックを発生する標本化回路の位相同期発振回路を提供する。 - 特許庁

In a sampling period, a driving current I is given to a specific segment and a stabilized power supply Vout is optimized so that the current I becomes constant by a control loop made up with a current detecting circuit 25, a current value sample-and-hold circuit 26, a driving voltage controlling circuit 24 and a driving voltage control element 22.例文帳に追加

サンプリング期間では、特定セグメントに駆動電流Ｉを与えつつ、電流検知回路２５、電流値サンプルホールド回路２６、駆動電圧制御回路２４及び駆動電圧制御素子２２からなる制御ループにより駆動電流Ｉが一定となるように安定化電源Ｖｏｕｔを最適化する。 - 特許庁

To provide a digital information processing device with a digital signal reproducing circuit equipped with a clock control circuit, wide in frequency pull-in range and short in the pull-in time, in a phase-locked loop (PLL) configuration to increase the gain using an over-sampling method in order to reduce the operation delay time to occur in a digital PLL.例文帳に追加

デジタル方式のＰＬＬで発生する演算遅延時間を短縮するためにオーバーサンプリング方式を用いてゲインを高めるＰＬＬ構成において、周波数引込み範囲が広く、しかも引き込み時間が短いクロック制御回路により構成されたデジタル信号再生回路を備えたデジタル情報処理装置を提供する。 - 特許庁

The method includes steps of (a) sampling an amplitude of an input signal to the loop filter (12); and (b) generating a dither current signal for summation with a quantizer current signal, where the dither current signal is generated to have a pseudo random amplitude that is modulated so as to be inversely proportional to the sampled amplitude of the input signal.例文帳に追加

該方法は、（ａ）ループフィルタ（１２）に対する入力信号の振幅をサンプリングする段階、及び（ｂ）量子化器（１４）の電流信号との合算のためディザー電流信号を生成する段階であって、該ディザー電流信号が入力信号のサンプリングされた振幅に反比例するように変調された擬似ランダム振幅を有するように生成される段階を含む。 - 特許庁

The testing device carrying out charge- or discharge testing for a sample includes first memory for sequentially overwriting oldest data with state information to execute loop recording if the state information acquired at given sampling time does not exceed a preset threshold value, and a second memory for sequentially recording state information if the state information exceeds a preset threshold value.例文帳に追加

試料に対して充電試験または放電試験を遂行する試験装置において、一定のサンプリングタイムで取得した状態情報が予め設定された閾値を超えない場合に、最も古いデータに対して状態情報を順次上書きしてループ記録する第一メモリと、状態情報が予め設定された閾値を超えた場合に、状態情報を順次記録する第二メモリとを備える試験装置とする。 - 特許庁