「semiconductor array」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

This can increase the degree of integration of the semiconductor storage device, as compared with the case in which the driver circuit and the memory cell array are provided on the same plane of the substrate including the single-crystal semiconductor material.例文帳に追加

したがって、単結晶半導体材料を含む基板に駆動回路及びメモリセルアレイを同一平面に設ける場合と比較して、当該半導体記憶装置の集積度を高めることが可能となる。 - 特許庁

A method for manufacturing a diode array for use in a display includes the deposition of a conductive layer adjacent to a substrate, the deposition of a doped semiconductor layer adjacent to the substrate, and the deposition of an undoped semiconductor layer adjacent to the substrate.例文帳に追加

表示装置に用いられるダイオードアレイの製造方法は、基板に隣接した導電層の成膜と、基板に隣接したドープド半導体層の成膜と、基板に隣接したアンドープド半導体層の成膜とを含む。 - 特許庁

The semiconductor laser array light source 1 is formed of linearly arranged 700 or more minute semiconductor laser elements 1a, and can independently adjust the laser light from each element 1a.例文帳に追加

上記半導体レーザアレイ光源１は、７００個以上の微小な半導体レーザ素子１ａを直線上に配列してなるもので、各々の素子１ａからのレーザ光を互いに独立に変調し得るようになっている。 - 特許庁

To provide an element array apparatus for a semiconductor element test handler capable of shortening a mounting time on a test tray by arraying semiconductor elements with a constitution capable of driving separately an aligner and a lower part pushing unit.例文帳に追加

アライナと下部プッシングユニットが別に駆動するように構成して半導体素子を整列することでテストトレイに装着する時間を短縮できるようにした半導体素子のテストハンドラ用素子整列装置を提供する。 - 特許庁

Furthermore, adoption of an array type semiconductor laser apparatus eases mounting of a substrate, and generates no crosstalk among the adjoining semiconductor laser devices, improving the reliability of the module.例文帳に追加

またモジュールでは、アレイ型の半導体レーザ装置を用いることによって基板実装が容易であり、かつ隣接する半導体レーザ素子間のクロストークも生じないので、モジュールの信頼性を向上させることができる。 - 特許庁

A light source 1 is provided with a first semiconductor laser diode (LD) 2 for emitting blue light, a second semiconductor laser diode (LD) 3 for emitting red light and a light emitting diode (LED) array 4 for emitting green light.例文帳に追加

光源１には、青色を出射する第１の半導体レーザーダイオード（ＬＤ）２、赤色を出射する第２の半導体レーザーダイオード（ＬＤ）３、緑色を出射する発光ダイオード（ＬＥＤ）アレイ４が設けられている。 - 特許庁

To provide the structure of a semiconductor integrated circuit device, and its fabricating method, in which the period of development can be shortened and the cost of development can be reduced at the time of enlarging the scale of a gate array type semiconductor integrated circuit device.例文帳に追加

ゲートアレイ型半導体集積回路装置の大規模化に際して、開発期間の短縮と開発費用の削減が可能な、半導体集積回路装置の構造及びその製造方法を提供する。 - 特許庁

To provide a semiconductor device and a packaging structure for the same with which a soldering quality is improved by relaxing thermal stress in the case of performing reflow soldering, in the semiconductor device of low heat resistance with which the reflow temperature of a Ball Grid Array(BGA) package, for example, is set comparatively low.例文帳に追加

例えばＢＧＡ（Ball Grid Array）パッケージなどのリフロー温度が比較的に低く設定されている耐熱性が低い半導体装置において、リフローソルダリングを行う際に熱ストレスを緩和して、はんだ付け品質を向上することを実現する、半導体装置および半導体装置の実装構造を提供する。 - 特許庁

The beam which performs the multiple exposure on a same pixel on a photoreceptor drum 102 is composed of the beams emitted from the same semiconductor laser array light sources 301 and 302 and the total light quantity of the combination of the beams which perform the multiple exposure is detected with a single sensor included in the respective semiconductor laser array light sources 301 and 302.例文帳に追加

感光体ドラム１０２上の同一画素を多重露光するビームを同一の半導体レーザアレイ光源３０１，３０２から放射されるビームにて組み合わせ、かつ、多重露光するビームの組の総和光量を各半導体レーザアレイ光源３０１，３０２に内蔵した単一のセンサにて検出する。 - 特許庁

The semiconductor device includes: a cell array 4 for a CAM (Contents Addressable Memory ) for storing operation setting information of the semiconductor device 1; a controller 8 for controlling reading from and writing to the cell array for a CAM; a row decoder 5; and column decoders 6, and the device has a constitution to assign different row addresses for every function block which have different operation setting information.例文帳に追加

本発明の半導体装置は、半導体装置１の動作設定情報を記憶するＣＡＭ用セルアレイ４と、ＣＡＭ用セルアレイの読出しと書込みを制御するコントローラ８、ローデコーダ５、コラムデコーダ６を有し、動作設定情報の異なる機能ブロックごとに異なるローアドレスを割り付ける構成を備えている。 - 特許庁

The semiconductor device comprises a semiconductor chip 1 comprising an aggregate pad array 5 arrayed on a main surface, inner leads 21a and 21c which are arrayed around at least three sides of the semiconductor chip and opposed to the crossing sides of the chip which is to be wire-bonded to the aggregate pad array 5, and inner leads 21b which is opposed to the facing side of the chip.例文帳に追加

主面上に配列された集約パッド列５を有する半導体チップ１と、半導体チップの周囲において少なくとも３つの辺に沿うように配列され、前記集約パッド列５とワイヤボンディングされることとなるチップの交差辺に対向するインナーリード２１ａおよび２１ｃ、ならびにチップの相対向する辺に対向するインナーリード２１ｂとを備える。 - 特許庁

The semiconductor memory apparatus is provided with a main cell array 21 constituted of a plurality of memory cell arrays 21-1 to 21-4, an RD cell array 22 shared by these memory cell arrays, a compensating capacitor Cbadd, and switching circuits 24-1 to 24-4.例文帳に追加

半導体記憶装置は、複数のメモリセルアレイ２１−１〜２１−４で構成されたメインセルアレイ２１、これらのメモリセルアレイで共用されるＲＤセルアレイ２２、補正容量Ｃｂａｄｄ及び切替回路２４−１〜２４−４を備えている。 - 特許庁

NOR type flash memory (nonvolatile semiconductor storage device) 1 includes: a memory cell array 11; a dummy memory cell array (reference circuit) 12; a sense amplifier 13; load circuits 14 and 15; pre-charge circuits 16 and 17; and a reference voltage generation circuit 20.例文帳に追加

ＮＯＲ型フラッシュメモリ（不揮発性半導体記憶装置）１は、メモリセルアレイ１１と、ダミーメモリセルアレイ（リファレンス回路）１２と、センスアンプ１３と、負荷回路１４及び１５と、プリチャージ回路１６及び１７と、基準電圧発生回路２０とを備えている。 - 特許庁

The contactor for semiconductor element test is provided with the pogo pin which is equipped with a contact pad part made of an electrical conductive rubber and a spring formed under part of the contact pad part, and a pogo pin array which is mounted in plural number with the pogo pin, and a housing fixing the pogo pin array.例文帳に追加

伝導性ゴム材質のコンタクトパッド部と、コンタクトパッド部の下部に形成されたバネと、を備えるポゴピン、及び、かかるポゴピンが複数配置されたポゴピンアレイと、ポゴピンアレイを固定するハウジングと、を備える半導体素子テスト用コンタクターである。 - 特許庁

This liquid crystal display device is provided with an array substrate on which common electrodes, pixel electrodes, scanning signal lines, video signal lines and semiconductor switching elements are formed, a counter substrate and a liquid crystal layer which is held between the array substrate and the counter electrode.例文帳に追加

液晶表示装置は、共通電極、画素電極、走査信号線、映像信号線及び半導体スイッチング素子を形成したアレイ基板と、対向基板と、前記アレイ基板と前記対向基板との間に挟持された液晶層とを備える。 - 特許庁

To provide a semiconductor memory device, in which the increasing of chip size can be prevented and an arranging method for the device by preventing the increment of the number of column selection signal lines arranged between memory cell array blocks, even if the capacity of a memory cell array block is increased.例文帳に追加

メモリセルアレーブロックの容量が増加してもメモリセルアレーブロック間に配置されるコラム選択信号ラインの数が増加しないようにすることによりチップサイズの増加を防止できる半導体メモリ装置並びに装置の配置方法を提供する。 - 特許庁

A nonvolatile semiconductor memory 20 is of NAND type and comprises a unit array of 16 memory transistors 21, connected in series and selective transistors 22A, 22B which are connected to the ends of the unit array of memory transistors.例文帳に追加

本不揮発性半導体記憶装置２０は、ＮＡＮＤ型の記憶装置であって、１６個のメモリトランジスタ２１を直列に接続してなるメモリトランジスタの単位列と、メモリトランジスタの単位列の列端に接続された選択トランジスタ２２Ａ、Ｂとを備えている。 - 特許庁

The method is for forming an array of floating gate memory cells, each provided with a trench formed in the surface of a semiconductor substrate and with the source and drain regions separated from each other with a channel region formed in between, and the array is formed by using this method.例文帳に追加

半導体基体の表面に形成されたトレンチと、チャンネル領域が間に形成された離間されたソース及びドレイン領域とを各々備えたフローティングゲートメモリセルのアレーを形成する方法、及びそれにより形成されたアレー。 - 特許庁

The semiconductor integrated circuit for display control includes: a memory cell array ARY capable of storing display data; peripheral circuits 100-1, 101-1, 102-1, 103-1 capable of writing and reading the display data; and a control circuit capable of controlling read/write operation of the memory cell array.例文帳に追加

表示データを記憶可能なメモリセルアレイ（ＡＲＹ）と、表示データの書込み及び読出しを可能とする周辺回路（１００−１，１０１−１，１０２−１，１０３−１）と、上記メモリセルアレイのリード・ライト動作を制御可能な制御回路とを設ける。 - 特許庁

To improve a condensing property even if a semiconductor laser unit where an array semiconductor laser is set to multiple stages is collimated for condensing by a condensing optical system regarding a condensing laser device that condenses the beam of a semiconductor laser with high density for applying to laser machining or the like.例文帳に追加

半導体レーザの光線を高密度に集光しレーザ加工等に応用する集光レーザ装置に関し、アレイ半導体レーザを多段にした半導体レーザユニットをコリメートし集光光学系で集光する場合でも集光性を良くすることを目的とする。 - 特許庁

The light receiving element array has a light absorbing layer 3 formed on a conductivity type semiconductor substrate 2, and also has a plurality of diffusion regions 5 of the opposite conductivity type from the conductivity type semiconductor substrate 2 formed in a conductivity type semiconductor layer 4 provided right on the light absorbing layer 3.例文帳に追加

受光素子アレイは、導電型半導体基板２上に形成された光吸収層３を有し、かつ、導電型半導体基板２と逆の導電型の拡散領域５を光吸収層３の直上に設けられた導電型半導体層４内に複数形成されている。 - 特許庁

To provide highly reliable multilayer circuit wiring board mounting a semiconductor chip and semiconductor package mounting a semiconductor chip by preventing concentration of stress on the outermost solder ball in a solder ball array.例文帳に追加

本発明の課題は、半導体チップを搭載する多層回路配線基板及び半導体チップを搭載した半導体パッケージにおいて、半田ボールアレイの最も外側の半田ボールへの応力集中を防ぎ、信頼性の高い多層回路配線基板及び半導体パッケージを提供することである。 - 特許庁

Semiconductor lasers 10 are arrayed at the exit end face of a semiconductor laser array 20 so as to form laser beams having a size X in the respective arraying directions of the semiconductor lasers narrower than the size Y in the direction perpendicular thereto, thereby, the size over the entire part of the optical system is made smaller.例文帳に追加

半導体レーザアレイ２０の出射端面に半導体レーザ１０の各々の配列方向における寸法Ｘを、この直角方向の寸法Ｙより狭い幅を持ったレーザビームを形成するように配列することにより、光学系全体の大きさを小さくすることができる。 - 特許庁

The semiconductor memory device is provided with: a memory circuit 21 storing a plurality of redundancy information used for replacing a defective cell existing in a memory cell array 11 with a redundant cell in the redundant cell array 12; and a transfer control part 23 rearranging the plurality of redundancy information and transferring new redundancy information to a circuit block 100 including the memory cell array 11 and the redundant cell array 12.例文帳に追加

半導体記憶装置は、メモリセルアレイ１１内に存在する不良セルを冗長セルアレイ１２内の冗長セルと置き換えるために使用される複数のリダンダンシ情報を記憶する記憶回路２１と、前記複数のリダンダンシ情報を並び替え、且つ前記メモリセルアレイ１１と前記冗長セルアレイ１２とを含む回路ブロック１００に新たなリダンダンシ情報を転送する転送制御部２３とを具備する。 - 特許庁

A nonvolatile semiconductor storage device 100 includes a normal memory cell array 120 having a plurality of nonvolatile memories, redundant memory cell arrays 132 to 138 respectively having a plurality of nonvolatile memory cells for relieving a defective memory cell in the normal memory cell array 120, and a redundant memory cell array selection circuit 140 for selecting at least one redundant memory cell array among the redundant memory cell arrays 132 to 138.例文帳に追加

不揮発性半導体記憶装置１００は、複数の不揮発性メモリーを有する正規メモリーセルアレイ１２０と、それぞれが正規メモリーセルアレイ１２０内の不良メモリーセルを救済するための複数の不揮発性メモリーセルを有する冗長メモリーセルアレイ１３２〜１３８と、冗長メモリーセルアレイ１３２〜１３８のうち少なくとも１つの冗長メモリーセルアレイを選択する冗長メモリーセルアレイ選択回路１４０とを含む。 - 特許庁

To provide a self alignment method wherein a semiconductor memory array of floating gate memory cells is formed on a semiconductor substrate which has a plurality of insulting regions which are arranged being isolated and has active regions which are arranged on the substrate in parallel practically with each other in a row direction.例文帳に追加

隔置された複数の絶縁区域及び基板上に設けられる行方向で実質的に互いに平行な能動区域を有する、半導体基板に浮動ゲートメモリセルの半導体メモリアレイを形成する自己整列方法。 - 特許庁

To provide a semiconductor memory and a semiconductor device in which the matching distance of contact hole opening lithography and gate electrode forming lithography is not required to be secured and the area of a cell array and the like can be reduced, and to provide manufacturing methods for these.例文帳に追加

コンタクトホール開口のリソグラフィとゲート電極形成のリソグラフィの整合距離を確保する必要がなく、セルアレイなどの面積の縮小が可能な半導体記憶装置、半導体装置とそれらの製造方法を提供する。 - 特許庁

To provide a means that prevents reliability of connection from lowering even when a ball grid array (BGA) package type semiconductor device is deformed into a convex or concave shape in a reflow processing and stress is generated between a multi-layer wiring board and a semiconductor chip.例文帳に追加

リフロー処理が行われた際にＢＧＡパッケージ型半導体装置が凸ないし凹の形状に変形し、多層配線基板と半導体チップとの間に応力が発生しても、接続の信頼性が低下しない手段を提供する。 - 特許庁

To provide a semiconductor memory device in which an electrode at the lower layer section of a cell array section can simultaneously be formed with a gate electrode of a transistor in a peripheral circuit section and resistance of the electrode is low and to provide a manufacturing method of the semiconductor memory device.例文帳に追加

セルアレイ部の下層部分の電極を周辺回路部のトランジスタのゲート電極と同時に形成することができ、且つ、この電極の抵抗が低い半導体記憶装置及びその製造方法を提供する。 - 特許庁

The tester 1 of a semiconductor integrated circuit comprises a liquid crystal source driver 2 as a semiconductor integrated circuit being tested DUT, a differential amplifier circuit array module 3, a tester 4 for system LSI, and a reference voltage generating circuit 5.例文帳に追加

半導体集積回路の試験装置１には、被試験半導体集積回路ＤＵＴとしての液晶ソースドライバ２、差動増幅回路アレイモジュール３、システムＬＳＩ用テスタ４、及び基準電圧発生回路５が設けられている。 - 特許庁

To exhibit excellent high heat resistance and low dielectric constant as a resin component excellent in productivity and adhesive properties for a circuit board for a semiconductor device equipped with grid-like energizing terminal used for a BGA(ball grid array)-type semiconductor device.例文帳に追加

生産性及び密着性に優れると共に、ＢＧＡタイプの半導体装置に用いられる格子状通電端子配設半導体装置用回路基板用の樹脂成分として優れた高耐熱性及び低誘電率を発現させる。 - 特許庁

A semiconductor storage device includes a driver circuit having a part of a substrate including a single-crystal semiconductor material, a multilayer wire layer provided on the driver circuit, and a memory cell array layer provided on the multilayer wire layer.例文帳に追加

半導体記憶装置が、単結晶半導体材料を含む基板の一部を有する駆動回路と、当該駆動回路上に設けられる多層配線層と、当該多層配線層上に設けられるメモリセルアレイ層とを有する。 - 特許庁

Thereby, in an imaging operation, heat which is generated by the dummy thin-film thermosensitive element array 13 is transmitted to a semiconductor substrate 11, and the temperature bias of the area 12 can be made uniform.例文帳に追加

よって、撮像時には、ダミー薄膜感熱素子で発生される熱が半導体基板１１に伝達され、感光エリア１２の温度バイアスを均一にすることが可能となる。 - 特許庁

According to one embodiment, a semiconductor storage device is provided, which has a memory cell array, a storing part, a selecting part, a start processing part and an operation control part.例文帳に追加

１つの実施形態によれば、メモリセルアレイと記憶部と選択部と起動処理部と動作制御部とを有することを特徴とする半導体記憶装置が提供される。 - 特許庁

To provide a method for fabricating a highly reliable semiconductor storage device in which a resist layer does not become thin at the end of a memory cell array and the overetch margin is enlarged.例文帳に追加

メモリセル部分の配列端部においてレジスト層が薄くならず、オーバーエッチ・マージンを広げる高信頼性の半導体記憶装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device comprising a memory cell array having a hierarchical bit line configuration, which has a small circuit scale and can suppress an increase in a chip area and timing skew.例文帳に追加

ビット線構成が階層化されたメモリセルアレイにおいて、回路規模が小さくチップ面積の増加及びタイミングスキューを抑制可能な半導体装置を提供する。 - 特許庁

To provide a semiconductor memory in which increase of current consumption is suppressed, a word line of a memory cell array is boosted with a low cost, and destruction of a word can be prevented.例文帳に追加

消費電流の増加を抑え、低コストでメモリセルアレイのワード線を昇圧してワードの破壊を防止することができる半導体記憶装置を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device and a manufacturing method of the same, capable of reducing a distance between selection gate transistors and reducing in size a memory cell array.例文帳に追加

選択ゲートトランジスタ間の距離を縮小でき、メモリセルアレイを微細化することができる不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide a wiring substrate where a semiconductor chip having bumps in peripheral arrangement and bumps in area array arrangement mixedly is flip-chip bonded, and which has superior electric characteristics.例文帳に追加

ペリフェラル状配置のバンプとエリアアレイ状配置のバンプとが混在する半導体チップがフリップチップ接合される、電気的特性に優れた配線基板を提供する。 - 特許庁

The laser beams LB1 to LB5 emitted from the light emitting spots P1 to P5 of a semiconductor laser array element 10 are partly reflected at an incident face 21 of an optical part 20.例文帳に追加

半導体レーザアレイ素子１０の発光点Ｐ１〜Ｐ５から出射されたレーザ光ＬＢ１〜ＬＢ５を、光学部品２０の入射面２１にて一部反射させる。 - 特許庁

To provide a semiconductor storage device, wherein a chip area can be reduced by using a vertical transistor in an end region of a memory cell array region as a portion of a predetermined circuit.例文帳に追加

メモリセルアレイ領域の端部領域の縦型トランジスタを所定の回路の一部として利用してチップ面積を削減可能な半導体記憶装置を提供する。 - 特許庁

To provide a highly sensitivity or high speed drivable radiographic imaging device that can fully reduce the array pitch of a semiconductor conversion element for electrode pitch, for connection with external circuits or ICs.例文帳に追加

半導体変換素子と薄膜トランジスタからなる画素部の、画素ピッチが小さくなると、周辺回路との接続が難しくなり、歩留まりの低下を引き起こす。 - 特許庁

To provide a semiconductor memory device which has a higher performance and a less power consumption than the conventional one by suppressing an off leak current in dummy cells arranged in the periphery of a memory cell array.例文帳に追加

メモリセルアレイの外周部に配置されたダミーセルのオフリークを抑制することで、従来に比べ高性能、低消費電力の半導体記憶装置を提供する。 - 特許庁

To obtain a multi-beam light source device and an optical scanner equipped with the light source device capable of reducing an error of each emission point position of a semiconductor laser array.例文帳に追加

半導体レーザアレイの各発光点位置の誤差を小さくし、良質な画質を得ることができるマルチビーム光源装置及びこれを備えた光走査装置を得る。 - 特許庁

The semiconductor memory has a memory cell array 110, a first selector 140, a second selector 150, a FIFO memory 160, and a deteriorated cell checker 170.例文帳に追加

半導体記憶装置は、メモリセルアレイ１１０と、第１の選択部１４０と、第２の選択部１５０と、ＦＩＦＯメモリ１６０と、劣化セル検査部１７０を備えている。 - 特許庁