「semiconductor array」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

The semiconductor storage device is provided with a memory cell array which is sectioned into blocks, redundant memory cells which replaces a defective memory cell in the memory cell array, and a redundant memory cell selecting circuit which replaces a defective memory cell by a redundant memory cell.例文帳に追加

半導体記憶装置には、複数のブロックに区画されたメモリセルアレイ、このメモリセルアレイ内の不良メモリセルと置換される冗長メモリセル及び前記不良メモリセルと前記冗長メモリセルとの置換を行う冗長メモリセル選択回路が設けられている。 - 特許庁

A semiconductor memory device includes at least: a memory cell array 11 where a plurality of memory cells MC is disposed; a random number generation circuit 16 for generating random numbers; and a controller 19 for controlling the memory cell array 11 and the random number generation circuit 16.例文帳に追加

実施形態によれば、半導体記憶装置は、複数のメモリセルＭＣが配置されるメモリセルアレイ１１と、乱数（Random number）を発生させる乱数発生回路１６と、メモリセルアレイ１１および乱数発生回路１６を制御するコントローラ１９とを少なくとも具備する。 - 特許庁

A three dimensional stacked nonvolatile semiconductor memory includes a memory cell array comprising first and second blocks disposed side by side in a first direction and a driver 33 disposed at one end of the memory cell array in a second direction orthogonal to the first direction.例文帳に追加

本発明の例に係る三次元積層不揮発性半導体メモリは、第一方向に並んで配置される第一及び第二ブロックから構成されるメモリセルアレイと、メモリセルアレイの第一方向に直交する第二方向の一端に配置されるドライバ33とを備える。 - 特許庁

To remarkably suppress the reduction in the emitting light intensity due to the attachment of stain on the emitting end face of an optical waveguide array and to realize a stable optical recording in an optical recording apparatus using the optical waveguide array with a short wavelength semiconductor laser as a light source.例文帳に追加

短波長半導体レーザを光源とする光導波路アレイを用いた光記録装置において、光導波路アレイ出射端面に汚れが付着して出射光強度を低下させることを大幅に抑制し、安定した光記録が行えるようにする。 - 特許庁

A semiconductor memory device 50 includes a PMOS sense circuit 1, an NMOS sense circuit 2, a precharge circuit 3, a dummy cell circuit 4, a column selection circuit 5, a separation circuit 6, a memory cell array MCA 1, a memory cell array MCA 2, and Nch MOS transistors NT 1 to 6.例文帳に追加

半導体記憶装置５０には、ＰＭＯＳセンス回路１、ＮＭＯＳセンス回路２、プリチャージ回路３、ダミーセル回路４、カラム選択回路５、切り離し回路６、メモリセルアレイＭＣＡ１、メモリセルアレイＭＣＡ２、及びＮｃｈ ＭＯＳトランジスタＮＴ１乃至６が設けられる。 - 特許庁

To provide a nonvolatile semiconductor memory device such as capable of executing an automatic reading operation of data from a specific address of a nonvolatile memory array, while a normal reading operation of the nonvolatile memory array is executed, which is responsive to a reading command and a reading address.例文帳に追加

読み出しコマンドと読み出しアドレスとに応答する不揮発性メモリアレーの通常の読み出し動作を実行する一方、不揮発性メモリアレーの特定のアドレスからデータの自動読み出しの動作を実行できるような不揮発性半導体記憶装置を提供する。 - 特許庁

To change the allocation of a pad for external connection according to a function to be actualized by a gate array and to actualize a plurality of functions by the same chip through easy setting as to a semiconductor integrated circuit which has a gate array and a microcomputer mounted on a single chip.例文帳に追加

ゲートアレイとマイクロコンピュータを１チップに搭載した半導体集積回路において、ゲートアレイにより実現しようとする機能に応じて外部接続用パッドの割り当てを変更でき、簡単な設定により複数の機能を同一チップで実現可能とする。 - 特許庁

In a semiconductor integrated circuit alternately arranging a memory cell array and a sense amplification row, the first and second areas are formed on a memory cell array, and replacement of the data lines in the switching area can be facilitated by forming the switching area on the sense amplification row.例文帳に追加

メモリセルアレイとセンスアンプ列とが交互に配置される半導体集積回路において、第１および第２領域をメモリセルアレイ上に形成し、切換領域をセンスアンプ列上に形成することで、切換領域におけるデータ線の入れ換えを容易にできる。 - 特許庁

A semiconductor memory device is provided with a cell array in which memory cells storing resistance values set reversibly as data are arranged, a sense amplifying circuit performing red-out/write-in of data of selection memory cells of a cell array, and a driving circuit generating voltage pulse for writing data.例文帳に追加

半導体記憶装置は、可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、セルアレイの選択メモリセルのデータを読み出し／書き込みを行うセンスアンプ回路と、データ書き込み用の電圧パルスを発生する駆動回路を備える。 - 特許庁

By arranging between the column line and the row line of a two-dimensional cross point diode memory array, a sheet-like anisotropic semiconductor material comprises a small molecule organic compound, that acts as a fuse diode memory element for each lattice point of an array.例文帳に追加

２次元クロスポイントダイオードメモリアレイの行線と列線との間に配置されることにより、アレイの各格子点に対しヒューズ・ダイオードメモリ素子としての役割を果たす、小型分子有機化合物を含むシート状の異方性の半導体材料を提供する。 - 特許庁

The non-volatile semiconductor storage is provided with a cell bias circuit 1 (constant voltage output section), a memory cell array 3, a column switch group 4, a non-selection source line equalizing transistor group 5, a detecting circuit 6, a sub-memory cell array selecting circuit 7, a word line selecting circuit 8, and a column address decoder 9.例文帳に追加

不揮発性半導体記憶装置は，セルバイアス回路１（定電圧出力部），メモリセルアレイ３，カラムスイッチ群４，非選択ソースラインイコライズトランジスタ群５，検出回路６，サブメモリセルアレイ選択回路７，ワードライン選択回路８，カラムアドレスデコーダ９を備えている。 - 特許庁

A TFT (30) includes a semiconductor layer (30a), formed in the same layer as lower side capacity electrodes (80a) and (80b) on a TFT array substrate (10); a gate insulating film (30b) formed over the semiconductor layer; and a gate electrode (30c).例文帳に追加

ＴＦＴ（３０）は、ＴＦＴアレイ基板（１０）上において下側容量電極（８０ａ）及び（８０ｂ）と同層に形成された半導体層（３０ａ）と、その上に形成されたゲート絶縁膜（３０ｂ）と、ゲート電極（３０ｃ）とを備えて構成されている。 - 特許庁

The semiconductor laser beam-condensing unit has a semiconductor laser array in which a plurality of optical radiation parts are arranged in the shape of a circular arc, and an optical waveguide extending in a straight line without a bending part and a refraction part on a path from an incidence part to an emission part.例文帳に追加

半導体レーザ集光装置は、複数の光放射部が円弧状に配置された半導体レーザアレイと、入射部から出射部に到る経路上に屈折部および屈曲部が無く直線状に伸びた光導波路とを有する。 - 特許庁

To provide a semiconductor laser element and a semiconductor laser array, which are usable as a light source for a plant factory and a light source for excitation of a phosphor, and can reduce facility cost and power consumption compared to a high pressure sodium lamp and a light-emitting diode.例文帳に追加

植物工場用の光源や蛍光体励起用の光源として使用可能であり、かつ高圧ナトリウムランプや発光ダイオードよりも設備コストや消費電力を低減できる半導体レーザ素子及び半導体レーザアレイを提供する。 - 特許庁

To provide a inexpensive semiconductor storage by enabling replacing a defective memory cell of a memory cell array by a redundant memory cell having small scale, and increasing the number of redundant relievable addresses, in a semiconductor storage provided with redundant relieving function.例文帳に追加

冗長救済機能を備えた半導体記憶装置において、小さな規模での冗長メモリセルでメモリセルアレイの不良メモリセルの置き換えを可能とすると共に、冗長救済可能アドレス数を増加させて、安価な半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor device, a solar cell module, a solar cell string and a solar cell array, which are excellent in withstand voltage in insulation between a plurality of semiconductor elements provided on a conductive substrate composed of a conductive material and the conductive substrate.例文帳に追加

導電性材料からなる導電性基板上に設けられる複数の半導体素子と導電性基板との間の絶縁耐電圧性が優れた半導体装置、太陽電池モジュール、太陽電池ストリングおよび太陽電池アレイを提供する。 - 特許庁

In the semiconductor device, a plurality of memory cells each composed of a memory transistor having a floating gate electrode FG and a control transistor connected to the memory transistor in series are arranged in an array shape in X and Y directions on the main surface of a semiconductor substrate.例文帳に追加

フローティングゲート電極ＦＧを有するメモリトランジスタとこのメモリトランジスタに直列に接続された制御トランジスタとで構成されたメモリセルを、半導体基板の主面にＸ方向およびＹ方向にアレイ状に複数配列させる。 - 特許庁

This semiconductor memory is provided with the memory array 122 provided in the same semiconductor chip 1, a power source voltage pad 125 for supplying power source voltage VDD, and a ground voltage pad 126 for supplying ground voltage VSS.例文帳に追加

同一の半導体チップ１に設けられたメモリアレイ１２２とデータ処理部３に対して、電源電圧ＶＤＤを供給するための電源電圧パッド１２５および接地電圧ＶＳＳを供給するための接地電圧パッド１２６が設けられている。 - 特許庁

The semiconductor device includes: an organic multilayer wiring board having an inner layer conductor layer; a semiconductor element loaded and connected to one surface of the wiring board; and a plurality of solder balls arranged like a grid array on the other surface.例文帳に追加

本発明の半導体装置は、内層導体層を有する有機系の多層配線基板と、この配線基板の一方の面に搭載され接続された半導体素子と、他方の面にグリッドアレイ状に配設された複数のはんだボールを備えている。 - 特許庁

When an area array type semiconductor chip is soldered to a substrate having wiring capable of mounting the semiconductor chip, reflow soldering is performed using flux generating such a capillary force as the chip and the substrate attract each other when solder fuses.例文帳に追加

半導体チップ搭載可能な配線を有する基板上にエリアアレイ型半導体チップをはんだ付け実装する際に、はんだ溶融時に該チップと該基板が引き合うような毛細管力を発生させるフラックスを用いてリフローはんだ付けを行なう。 - 特許庁

In the area array type semiconductor element in which the semiconductor element, the wiring board 7 or the package 4 for the electronic part has a plurality of connecting bumps 73 arrayed in a specified pattern, the semiconductor element has the connecting bumps 73 formed of at least pairs of solder balls separated at pitches of 200 μm or less.例文帳に追加

半導体素子、配線基板７又は電子部品用パッケージ４は、所定のパターンで配列された複数の接続バンプ７３を備えるエリアアレイ型の半導体素子であって、前記半導体素子は、２００μｍ以下のピッチで離間した少なくとも一対の、半田ボールで形成された接続バンプ７３を有している。 - 特許庁

In a semiconductor device 1 having a circuit wiring board 20 and a semiconductor package 10 mounted thereto, an electrode 21 patterned on the surface of the circuit wiring board 20 and solders 11 formed on the semiconductor package 10 into an array as electrode terminals are electrically connected via intermediate layers 30.例文帳に追加

回路配線基板２０と半導体パッケージ１０とを実装させた半導体装置１において、回路配線基板２０の表面にパターニングされた電極２１と、半導体パッケージ１０に電極端子としてアレイ状に形成された半田１１とが中間層３０を介して電気的に接続されていることを特徴とする。 - 特許庁

A semiconductor substrate 1 is formed with a plurality of semiconductor devices 2 having the diaphragm structure in a matrix in an array of rows and columns; and among orthogonal division lines 4 which individually divide the respective semiconductor devices 2, only row or column parallel division lines 4 are formed with continuous V shaped grooves 3 by anisotropic etching.例文帳に追加

半導体基板１には、縦方向および横方向に桝目状に、ダイアフラム構造を有する複数の半導体デバイス２が形成され、各半導体デバイス２を個々に分割する直交する分割ライン４のうち、一方の平行する分割ライン４上のみに連続して、異方性エッチングによりＶ溝３が形成されている。 - 特許庁

The device comprises a plurality of analytic fields, disposed on a predetermined region of a semiconductor substrate, semiconductor transistors arranged in the analytic fields to form an array structure, and wordline and bitline structures, arranged on the analytic fields, connecting the semiconductor transistors with each other in a horizontal direction and a vertical direction.例文帳に追加

本発明の装置は、半導体基板の所定領域に配置された複数の分析領域と、アレイ構造を形成しつつ分析領域に配置される半導体トランジスタと、分析領域に配置されて、半導体トランジスタを横方向及び縦方向に連結するワードライン及びビットライン構造体と、を含む。 - 特許庁

A semiconductor device 1 is equipped with a semiconductor element 10 mounted on one surface of a board 2, ball electrodes 11 formed in an array on the other surface of the board 2, a molding resin 3 which seals up the semiconductor element 10, and positioning pins 4 provided to the other surface of the board 2 in one piece with the molding resin 3.例文帳に追加

本発明は、一方面に半導体素子１０が実装され、他方面に複数のボール電極１１がアレイ状に形成される基板２と、半導体素子１０を封止するモールド樹脂３と、基板２の他方面にモールド樹脂３と一体的に形成される位置決めピン４とを備える半導体装置１である。 - 特許庁

In a semiconductor device 1 on which a circuit wiring board 20 and a semiconductor package 10 are mounted, an electrode 21 patterned on a surface of the circuit wiring board 20 and a solder 11 formed in an array to the semiconductor package 10 as an electrode terminal are electrically connected via an intermediate layer 30.例文帳に追加

回路配線基板２０と半導体パッケージ１０とを実装させた半導体装置１において、回路配線基板２０の表面にパターニングされた電極２１と、半導体パッケージ１０に電極端子としてアレイ状に形成された半田１１とが中間層３０を介して電気的に接続されていることを特徴とする。 - 特許庁

In one embodiment of this invention, the nonvolatile semiconductor storage device includes a plurality of memory blocks connecting a plurality of memory cells thereto, and is equipped with the memory cell array for storing the test data in a predetermined memory block and an operation testing section for executing the operation test of the memory cell array by using the test data.例文帳に追加

本発明の一実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルを接続したメモリブロックを複数含み、所定のメモリブロック内にテストデータを記憶するメモリセルアレイと、前記テストデータを用いて前記メモリセルアレイの動作テストを実行する動作テスト部と、を備える。 - 特許庁

In this semiconductor memory device, a load voltage correction circuit 12 corrects load voltage input from a load voltage signal line 13 in accordance with output of a dummy cell array 11 in which rewriting operation of the almost same number of times of rewriting as the number of times of rewriting of a memory cell array 16m are performed.例文帳に追加

この半導体記憶装置によれば、負荷電圧補正回路１２は、メモリセルアレイ１６ｍの書換え回数と略同じ回数の書換え動作が行われているダミーセルアレイ１１の出力に応じて、負荷電圧信号線１３から入力される負荷電圧を補正する。 - 特許庁

To provide a ferroelectric memory device including a cell array or a word line driver constituted to suit high integration, and a word line driving method and a driving method for reading/writing data in a semiconductor memory device constituted of the cell array.例文帳に追加

高集積化に適合するように構成されたセルアレイまたはワードラインドライバを備えた強誘電体メモリ装置と、前記セルアレイから構成された半導体メモリ装置においてワードラインドライバ駆動方法及びデータのリード/ライトを行うための駆動方法を提供することにある。 - 特許庁

A semiconductor memory device 1 is provided with a normal RAM 2, a redundancy RAM 3 provided independently from the normal RAM 2, serving as the redundancy circuit, and a control unit 4 for replacing a normal memory cell array of the normal RAM 2 by a redundancy memory cell array of the redundancy RAM 3.例文帳に追加

半導体記憶装置１は、正規ＲＡＭ２と、正規ＲＡＭ２とは独立して設けられ、冗長回路として機能する冗長ＲＡＭ３と、正規ＲＡＭ２の正規メモリセルアレイを、冗長ＲＡＭ３の冗長メモリセルアレイで置換する制御部４とを備えている。 - 特許庁

A semiconductor integrated circuit device 1 is equipped with; a SRAM (Static RAM) cell array 11 in which a plurality of memory cells each of which consists of CMOSFETs are arranged in matrix; and power source lines VL1 and GL1, etc., which are provided every one bit column , such as one bit column of the SRAM cell array 11.例文帳に追加

半導体集積回路装置１は、ＣＭＯＳＦＥＴから構成される複数のメモリセルが格子状に配置されたＳＲＡＭセルアレイ１１と、ＳＲＡＭセルアレイ１１の１ビット列等の１ビット列ごとに設けられた電源線ＶＬ１、ＧＬ１等を備えている。 - 特許庁

A plurality of optical waveguides for transmission 20 formed on an optical waveguide substrate 18 is bonded to a semiconductor laser 30 of a laser array 32 at the incident end, transmits an optical beam made incident from the incident end of an optical waveguide array 42 and emits the optical beam from an emitting end.例文帳に追加

光導波路基板１８上に複数本形成された伝送用光導波路２０は、入射端においてレーザアレイ３２の一つの半導体レーザ３０と接合されており、光導波路アレイ４２の入射端から入射した光ビームを伝送し、出射端より出射する。 - 特許庁

To provide a semiconductor device wherein a cell array area can be reduced by forming a bit line contact in a cell array region in a narrow width and junction leakage can be prevented by reducing resistance in word lines and the bit line contact, and to provide a method of manufacturing the same.例文帳に追加

セルアレイ領域におけるビット線コンタクトの幅を小さく形成し、セルアレイ面積を縮小することが可能になるとともに、ワード線およびビット線コンタクトを低抵抗化し、ジャンクションリークを改善することが可能になる半導体装置およびその製造方法を提供する - 特許庁

The nonvolatile semiconductor storage device is equipped with; a memory cell array 6 which stores data in a nonvolatile manner according to a difference of storage information between memory cells in a memory cell pair which is composed of two memory cells; and a write control section 1 which writes data to the memory cell array 6.例文帳に追加

本発明の不揮発性半導体記憶装置は、２つのメモリセルから成るメモリセル対でのメモリセル間の記憶情報の差によってデータを不揮発的に記憶するメモリセルアレイ６と、当該メモリセルアレイ６に対してデータの書き込むを行う書き込み制御部１とを備えている。 - 特許庁

To decrease the number of registers storing trimming data read from a nonvolatile memory array to thereby reduce the area, in a nonvolatile semiconductor memory device which can perform intrinsic trimming for each device by storing trimming data in one part of a nonvolatile memory array.例文帳に追加

不揮発性メモリアレイの一部にトリミングデータを格納することで各デバイス毎に固有のトリミングを行うことのできる不揮発性半導体記憶装置において、不揮発性メモリアレイから読み出されたトリミングデータを格納するレジスタ数を減らし、面積を削減することを可能にする。 - 特許庁

A semiconductor memory is provided with a memory cell array A 140, a block selector group A 145, a memory cell array B 150, a block selector group B 155, boosting circuits 120A, 120B, lines 130A, 130B to be boosted, and a boosting control circuit 110 controlling the boosting circuits 120A, 120B.例文帳に追加

本発明の半導体記憶装置は、メモリセルアレイＡ１４０と、ブロックセレクタ群Ａ１４５と、メモリセルアレイＢ１５０と、ブロックセレクタ群Ｂ１５５と、昇圧回路１２０Ａ、１２０Ｂと、被昇圧ライン１３０Ａ、１３０Ｂと、昇圧回路１２０Ａ、１２０Ｂを制御する昇圧制御回路１１０と、を備えている。 - 特許庁

A semiconductor memory device 1 is equipped with a memory sub array 51 where memory cells 10 are arranged in a matrix form, a sense amplifier array 52 that has a plurality of sense amplifying circuits 20 for amplifying the potential of a pair of bit lines BL and BLX, and a selector 53, that selects the plurality of sense amplifying circuits 20.例文帳に追加

半導体メモリ装置１は、メモリセル１０が行列状に配置されてなるメモリサブアレイ５１と、ビット線対ＢＬ、ＢＬＸの電位を増幅する複数のセンスアンプ回路２０を有するセンスアンプアレイ５２と、複数のセンスアンプ回路２０を選択するセレクタ５３とを有している。 - 特許庁

SEMICONDUCTOR OXIDATION APPARATUS, MANUFACTURING METHOD OF SURFACE EMITTING LASER ELEMENT USING IT, SURFACE EMITTING LASER ARRAY PROVIDED WITH SURFACE EMITTING LASER ELEMENT MANUFACTURED BY THE SAME, OPTICAL TRANSMITTING SYSTEM EQUIPPED WITH SURFACE EMITTING LASER ELEMENT MANUFACTURED BY THE METHOD OR SURFACE EMITTING LASER ARRAY AND IMAGE FORMING DEVICE例文帳に追加

半導体酸化装置、それを用いた面発光レーザ素子の製造方法、その製造方法によって製造された面発光レーザ素子を備えた面発光レーザアレイ、その製造方法によって製造された面発光レーザ素子または面発光レーザアレイを備えた光伝送システムおよび画像形成装置。 - 特許庁

A three-dimensional stacked nonvolatile semiconductor memory includes: a memory cell array comprised of first and second blocks BK<i>, BK<i+1> disposed side by side in a first direction; and a driver 33L disposed on one end of the memory cell array in a second direction orthogonal to the first direction.例文帳に追加

本発明の例に係る三次元積層不揮発性半導体メモリは、第一方向に並んで配置される第一及び第二ブロックBK<i>, BK<i+1>から構成されるメモリセルアレイと、メモリセルアレイの第一方向に直交する第二方向の一端に配置されるドライバ33Lとを備える。 - 特許庁

A memory cell array is configured three-dimensionally by arranging a plurality of memory cells comprising a transistor formed on a semiconductor substrate and a variable resistor element connected between the source and drain terminals of the transistor and the resistance value of which varies at voltage application in the longitudinal direction and in an array.例文帳に追加

半導体基板上に形成されたトランジスタと前記トランジスタのソース・ドレイン端子間に接続された電圧印加によって抵抗値が変化する可変抵抗素子とを備えてなるメモリセルを縦方向、さらにアレイ状に複数個配置して３次元的にメモリセルアレイを構成する。 - 特許庁

A 1st sensor array 5a constituted of photodiode having spectral sensitivity characteristics including the infrared light and a 2nd sensor array 5b constituted of photodiode having spectral sensitivity characteristics not including the infrared light are adjacently formed on an N type semiconductor substrate 40.例文帳に追加

赤外光を含む分光感度特性を有するフォトダイオードで構成される第１のセンサアレイ５ａと、上記赤外光を含まない分光感度特性を有するフォトダイオードで構成される第２のセンサアレイ５ｂとが、Ｎ型半導体基板４０上に隣接して形成される。 - 特許庁

This liquid crystal display device is provided with an array substrate 1A on which a common electrode 3, pixel electrodes 4, scanning signal lines 6, video signal lines 5, and semiconductor switching elements 7 are formed, a counter substrate 1B, and a liquid crystal layer 2 held between the array substrate and the counter substrate.例文帳に追加

液晶表示装置は、共通電極３、画素電極４、走査信号線６、映像信号線５及び半導体スイッチング素子７を形成したアレイ基板１Ａと、対向基板１Ｂと、前記アレイ基板と前記対向基板との間に挟持された液晶層２とを備える。 - 特許庁

To provide a semiconductor memory having a row repair circuit in which a plurality of redundant word liens are arranged in a plurality of cell array blocks by the prescribed number of pieces respectively in the same way, and repair efficiency is improved by enabling to repair a defective word line for any cell array block.例文帳に追加

複数個のリダンダントワードラインを、複数のセルアレイブロックにそれぞれ所定個数ずつ同様に配置し、どのセルアレイブロックであっても欠陥のあるワードラインをリペア可能とすることによりリペア効率を向上させるようにした、ローリペア回路を有する半導体メモリ装置を提供すること。 - 特許庁

To enable chip-size semiconductor devices of BGA(ball grid array) structure to be laminated together and protected against crackings caused by thermal stresses due to thermal expansion coefficient difference.例文帳に追加

チップサイズのＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造をもつ半導体装置を用いて積層し、かつ熱膨張係数差から生じる熱応力によるクラックの発生を防止する。 - 特許庁

To provide a mounting structure of a ball-gride array semiconductor device, wherein productivity and shelf stability are excellent, provided with a repairable underfill, and excellent in connection reliability to a wiring board.例文帳に追加

生産効率が良く、貯蔵安定性が良好で、リペア可能なアンダーフィルを用いた、配線基板との接続信頼性が高いボールグリッドアレイ型半導体装置の実装構造体を得る。 - 特許庁