「shared buffer」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The method includes a step for managing a buffer group so as to distribute data from the plurality of first tier buffers to the second tier transfer buffer, and a step for distributing the data onto the shared data bus in predetermined timing.例文帳に追加

該方法は、データが複数の第一ティア・バッファから第二ティア転送バッファに流通するのを可能にするようバッファ群を管理するステップと、該データを共用データ・バス上に所定のタイミングで配信するステップとを含む。 - 特許庁

The write buffer control unit 13 determines data to be transferred to a shared memory 20 based on the state of a byte mask output to be output from the write buffer 12, and controls a register update control signal.例文帳に追加

書き込みバッファ制御ユニット１３は、書き込みバッファ１２から出力されるバイトマスク出力の状態をもとに、どのデータを共有メモリ２０に転送するかを判断し、レジスタ更新制御信号を制御する。 - 特許庁

The transfer arbiter performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to the transfer requests from the first and second data transfer control sections.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁

To provide a packet switch for shared buffer system of a large scale (or a large capacity) through a building block structure employing same switching element devices.例文帳に追加

同じスイッチングエレメントのデバイスを複数使用して積み木構造により、大規模（あるいは大容量）な共有バッファ方式のパケットスイッチを提供する。 - 特許庁

During execution invalidating remote accesses/requests to addresses loaded from and to be written to shared memory are tracked by a transactional buffer.例文帳に追加

実行中、共有メモリからロードされたアドレス及び共有メモリに書き込まれるアドレスに対する無効リモートアクセス／要求が、トランザクションバッファによって追跡される。 - 特許庁

To surely execute a read command after succession of write commands in an optical disc apparatus including a buffer memory for shared use between write data and read data.例文帳に追加

ライトデータ用とリードデータ用を兼用するバッファメモリを備える光ディスク装置において、ライトコマンドが続いた後のリードコマンドを確実に実行する。 - 特許庁

A data buffer 5 shared by the first and second cell array groups A1 and A2 is formed in each cell array group with a layout pitch P that is two times larger than that of the transfer switch 6.例文帳に追加

各セルアレイ群には、第１及び第２セルアレイ群A1，A2が共有するデータバッファ５がトランスファ・スイッチ６の２倍のレイアウトピッチＰで形成されている。 - 特許庁

To provide a method and apparatus that store sequential data units of a data packet received at an input port in contiguous banks of a buffer in a shared memory.例文帳に追加

入力ポートで受け取られたデータ・パケットのシーケンシャル・データ単位を共用メモリのバッファの連続するバンクに保管する方法および装置を開示する。 - 特許庁

To provide an information processor for suppressing the occurrence of a page fault in the case of performing communication by using an inter-user/kernel shared memory as a transmission/reception buffer.例文帳に追加

ユーザ・カーネル間共有メモリを送受信バッファとして利用して通信する場合におけるページフォルトの発生を抑制する情報処理装置を提供する。 - 特許庁

The buffer synchronization controller 800 works to permit/reject access from sub processing units 208 to the shared data in a DRAM 214.例文帳に追加

バッファ同期化コントローラ８００は、ＤＲＡＭ２１４における共有データに対する、サブ処理ユニット２０８のアクセスを許可または拒否するように動作する。 - 特許庁

When the transfer of data of an HTTP session 1 is required by parallel processing, a shared memory generation request is issued to a print processing part 13 from a communication processing part 12 of an image forming device 1, and placed in a buffer for shared memory management.例文帳に追加

並行処理によりＨＴＴＰセッション１のデータの転送が必要になった場合に、画像形成装置１の通信処理部１２から印刷処理部１３に対し、共有メモリ生成要求が発行され、共有メモリ管理用バッファに置かれる。 - 特許庁

A coherent I/O cache has a cache or a TLB (translation look aside buffer), and it can be shared by a plurality of ropes, each potentially belonging to a different partition.例文帳に追加

キャッシュまたはＴＬＢを有するコヒーレントＩ／Ｏキャッシュは、それぞれが異なるパーティションに潜在的に属する複数のロープで共有することが可能である。 - 特許庁

Thus, the output stages are shared with the 1st and 2nd slew rates resulting in reducing the chip layout area of the output buffer circuit.例文帳に追加

これにより、第１スルーレートと第２スルーレートにおいて上記出力段を共用することができ、このことが、バッファ回路のチップレイアウト面積の縮小化を達成する。 - 特許庁

To provide a switch technology without requiring a complicated scheduler for all input output ports required for an input buffer type switch, causing increase in internal processing due to an increase in the number of accommodated ports such as an output buffer type switch and a shared buffer type switch, nor a remarkable increase in the H/W scale.例文帳に追加

本発明は、入力バッファ型スイッチに必要な全入出力ポートを対象にした、複雑なスケジューラがなく、出力バッファ型スイッチや共有バッファ型スイッチのような収容ポート数増加に伴う内部処理速度の高速化を伴わず、また、H/W規模が大幅に増加しないスイッチ技術を提供することにある。 - 特許庁

The transfer conciliator performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to transfer requests from the first and the second data transfer controllers.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対してバッファメモリに対する書き込み方向の転送と前記バッファメモリに対する読み出し方向の転送とを時分割制御する。 - 特許庁

To prevent an adverse effect on a variety of shared resources distribution of a partial VR by setting a communication buffer region and a route table region in an edge apparatus at each VR.例文帳に追加

エッジ装置における通信バッファ領域及びルートテーブル領域を各ＶＲごとに設定することにより、一部のＶＲの各種共有リソース配分に対する悪影響を防止する。 - 特許庁

If processing contents instructed via an operation part 101 are applications that can operate simultaneously, allocation of a shared buffer memory is performed so as to perform both a print job and a preview job.例文帳に追加

操作部１０１を介して指示された処理内容が同時動作可能なアプリケーションの場合、印刷ジョブとプレビュージョブの両方を行うための共通バッファメモリの割り振りとする。 - 特許庁

To provide an access management device, an information processor, and an access management method for managing arbitration frequency when a plurality of processors perform access to a shared resource by suppressing a cache or a buffer.例文帳に追加

複数のプロセッサが共有リソースにアクセスする際の調停頻度を、キャッシュやバッファを抑制するアクセス管理装置、情報処理装置及びアクセス管理方法を提供すること。 - 特許庁

The circuit for multiple sub-routine call instruction and the circuit for low-power loop are shared to dispense with the instruction buffer exclusive for the low-power loop instruction, whereby the increase of circuit scale is suppressed.例文帳に追加

多重サブルーチンコール命令用の回路と低電力用ループの回路とを共有化し、低電力ループ命令専用の命令バッファを不要とし、回路規模の増加を抑える。 - 特許庁

Since frame transfer by the crossbar switch and frame transfer via the shared memory are selectively executed, effects of a overflow of a port buffer can be reduced, and written-in throughput can be improved.例文帳に追加

クロスバスイッチによるフレーム転送と共有メモリ経由のフレーム転送を選択的に実行することにより、ポートバッファが溢れる影響を軽減でき、書き込みスループットを向上できる。 - 特許庁

In a fault tolerant computer, a buffer area for accumulating CPU outputs is divided and dedicated areas (220, 220', 220''of Fig.3) for respective I/O targets and shared areas 260 and 260' are prepared.例文帳に追加

ＣＰＵ出力を蓄積するバッファの領域を分割し、各入出力ターゲットに専用の領域（図３の２２０、２２０’、２２０’’）と共用する領域２６０、２６０’を設ける。 - 特許庁

To provide a bus access device for sharing a bus between a plurality of bus masters that can shorten bus latency time, bus idle time and bus arbitration time and reduce a shared buffer size.例文帳に追加

複数のバスマスタでバスを共有するバスアクセス装置に関するものであり、バス待ち時間、バス未使用時間およびバス調停時間の短縮、共有バッファサイズの削減を可能とする。 - 特許庁

The buffer memory 106 is a shared memory that is composed of a DRAM, for example, and exchanges (delivers) data between the arithmetic coding/decoding unit 102 and the variable length coding/decoding unit 112.例文帳に追加

バッファメモリ１０６は、例えばＤＲＡＭで構成されていて、算術符号復号部１０２及び可変長符号復号部１１２の間でデータの授受（受け渡し）を行う共有のメモリである。 - 特許庁

The interface device which outputs and inputs the shared data in the plurality of channels, has a plurality of buffer memories provided for every channel, and a control section which outputs and inputs the data, guaranteeing the data identity in the plurality of buffer memories.例文帳に追加

複数のチャネルで共有データを入出力するインタフェース装置において、前記チャネル毎に設けられた複数のバッファメモリと、前記複数のバッファメモリでデータの同一性を保証しつつ、データの入出力を行なう制御部を有することを特徴とする。 - 特許庁

The cell processing system where received multiplexed frame data are shared into a plurality of CN and assembled into cells, is provided with a CN dependent cell processing buffer 103 that stores frame data shared by each CN at a partial filling rate and a partial filling control section 104 that controls a data storage start timing to the CN dependent cell processing buffer to decentralize concentration of cell processing requests.例文帳に追加

多重入力されるフレームデータを複数のＣＮに振り分けてセル化を行うセル化処理システムに、ＣＮ毎に振り分けられたフレームデータを部分充填率で蓄積するＣＮ別セル化バッファ１０３と、ＣＮ別セル化バッファへのデータ蓄積開始タイミングを制御しセル化要求の集中を分散する部分充填制御部１０４とを備えることを特徴とするセル化処理システム。 - 特許庁

A serial interface device includes a first signal terminal 104 shared as a data transmission terminal and a second control signal terminal, a second signal terminal 105 shared as a data reception terminal and a first control signal terminal, and four buffer amplifiers 107, 108, 110 and 111.例文帳に追加

シリアルインターフェース装置において、データ送信端子と第２の制御信号端子とを共用化してなる第１の信号端子１０４と、データ受信端子と第１の制御信号端子とを共用化してなる第２の信号端子１０５と、４個のバッファアンプ１０７，１０８，１１０，１１１とを含む。 - 特許庁

A single circulating buffer (60), preferably of the shared memory type is shared by all of the rake fingers (RAKE FINGERS 1, 2, 3, 4, 5 and 6) of a rake receiver to significantly reduce the hardware and software required to time-align multipath signals (DATA IN) received by a UE from a base station.例文帳に追加

好ましくは共有メモリ型の単一の循環バッファ（６０）を、レイク受信機のすべてのレイクフィンガ（レイクフィンガ１、２、３、４、５、６）で共用して、ＵＥによって受信される基地局からのマルチパス信号（データイン）を時間整合させるのに必要とされるハードウェアおよびソフトウェアを大幅に削減する。 - 特許庁

The arbiter section providing an output permission performs output destination adjustment processing (step A2) that gives output permission to an output port to an input buffer section in a way of no duplication and open port adjustment processing (step A3) where an idle output port not shared by any input buffer section is assigned to the idle input buffer section not acquiring output permission.例文帳に追加

出力許可を与えるアービタ部は出力ポートへの出力許可を重複しないように入力バッファ部に与える出力先調整処理（ステップＡ２）と、どの入力バッファ部にも占有されていないアイドル出力ポートを、出力許可を獲得していないアイドル入力バッファ部に割り当てる空きポート調整処理（ステップＡ３）とを実行する。 - 特許庁

To provide a frame buffer management circuit for accelerating and improving efficiency in managing a memory shared individual FIFO type buffer which realizes fair reading of a variable length frame in the quantity of bands to be used and a delay time, rather than managing components in a link structure.例文帳に追加

可変長フレームに対して、帯域使用量および遅延時間の点で公平な読出しを実現するメモリ共用の個別ＦＩＦＯ型バッファについて、構成要素をリンク構造によって管理するよりも高速化かつ効率化するフレームバッファ管理回路を提供する。 - 特許庁

Then, the CPU 184 stores the PES header and the TS header and the data in the control information section into an output buffer 185, notifies an output control section 186 of the content information existing region in the shared memory 183, and stores the data of the content information into the output buffer 185.例文帳に追加

以後、ＣＰＵ１８４は、ＰＥＳヘッダ、ＴＳヘッダ、制御情報部のデータを出力バッファ１８５に格納し、出力制御部１８６に対し共有メモリ１８３上のコンテンツ情報存在領域を通知し、出力バッファ１８５にコンテンツ情報部のデータを格納させる。 - 特許庁

Port control sections 20#1 to 20#n have an output buffer 201 shared by input ports #1 to #n, upon the receipt of a packet through port control, a packet transfer processing section 11 discriminates the destination of the packet and transfers the received packet to the output buffer of the port control section corresponding to the destination.例文帳に追加

ポート制御部２０＃１〜２０＃ｎは各入力ポート＃１〜＃ｎに共通の出力バッファ２０１を有し、ポート制御を介してパケットを受信した場合に、パケット転送処理部１１はその送信先を判断して受信パケットをその送信先に対応するポート制御部の出力バッファに転送する。 - 特許庁

When one of the sub processing units 208 requires writing/reading for the DRAM 214, reference to a shared parameter data managed by the buffer synchronization controller 800 is carried out.例文帳に追加

そしてあるサブ処理ユニット２０８がＤＲＡＭ２１４に対して書き込みまたは読み出しを要求する場合は、バッファ同期化コントローラ８００が管理する共有パラメータデータを参照するようにする。 - 特許庁

The one system also detects a failure of the other system or a shared memory mechanism by periodically monitoring the value of a pointer rewritten in accordance with operation to the ring buffer by the other system.例文帳に追加

また、一方の系は、他方の系がリングバッファに対する操作に伴って書き換えるポインタの値を定期的に監視することによって、他方の系または共有メモリ機構の障害を検出する。 - 特許庁

In a shared buffer memory 132, the initial value of a write address is set as the minimum address, and an address in which input image data to be inputted from an image memory are stored is updated to the maximum address direction.例文帳に追加

共有バッファメモリ１３２において、書き込みアドレスの初期値を最小番地に設定し、画像メモリから入力される入力画像データを格納するアドレスを最大番地方向に更新していく。 - 特許庁

The transfer arbiter performs time-shared control of transfers of writing and reading to or from the buffer memory responding to the transfer requests from the first data transfer control section and the second data transfer control section.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁

A bus occupancy amount and shared buffer occupancy amount per bus access are controlled variably in accordance with the operation mode, frequency, data transfer word count, data hit rate, load factor, data processing amount and accessed bus slave of the plurality of bus masters.例文帳に追加

複数のバスマスタの動作モード、周波数、データ転送語数、データヒット率、負荷率、データ処理量、アクセスするバススレーブに応じてバスアクセス１回当たりのバス占有量および共有バッファの占有量を可変制御する。 - 特許庁

Speed reduction is avoided by certainly permitting order passing between I/O targets in the dedicated areas and substantially enlarging a buffer capacity for each I/O target by a shared area.例文帳に追加

専用領域で入出力ターゲット間の順序追い越しを確実に許容し、共用領域によって実質的に各入出力ターゲットに対するバッファ容量を大きくすることで速度低下を回避する。 - 特許庁

In a system, a computer comprises: a shared DB data management unit for managing actions including exclusive lock control for data stored in a buffer, reference thereto and acquisition thereof; a data processing unit for acquiring and processing requested data; and a read-ahead unit for referring to data stored in the buffer and reading the data ahead.例文帳に追加

一実施形態のシステムにおいて、計算機は、バッファに格納されたデータの排他ロック制御、参照及び取得を含む動作を管理する共有ＤＢデータ管理部と、要求されたデータを取得して処理をするデータ処理部と、バッファに格納されているデータを参照してデータを先読みする先読み部とを有す。 - 特許庁

In the case that data in the advance-read registers 5-1, 5-2, 5-3 are outputted and data of a concerned class are stored in the shared buffer 13, the data are read in the corresponding advance-read register in advance.例文帳に追加

先読みレジスタ５−１、５−２、５−３のデータが出力され、当該クラスのデータが共有バッファ１３に格納されている場合は、予め共有バッファ１３からデータを対応する先読みレジスタに読み出しておくことにより実行する。 - 特許庁

Besides, information on the works and the conveyance of works and information on the states of respective processors are stored in a storage device 2 and each of control units is provided with a shared memory sharing the information on the line state between the buffer connected to the arbitrary control unit and the buffer connected to the downstream side control unit on the basis of that stored information.例文帳に追加

また、ワーク及びワークの搬送に関する情報と各処理装置の状態に関する情報を記憶装置２に記憶するとともに、その記憶情報を基に任意の制御ユニットに接続されたバッファとその下流側の制御ユニットに接続されたバッファ間でライン状態に関する情報を共有する共有メモリを各制御ユニットに設ける。 - 特許庁

The exchange software 12, moreover, outputs a memory image having a program developed in the main storage memory of the exchange 11 at its software fault time, a control table and buffer and the like as they are to the shared memory 13 as the fault information 131.例文帳に追加

交換ソフトウェア１２は、また、そのソフトウェア障害時に、交換機１１の主記憶メモリに展開されていたプログラム、制御テーブル及びバッファ類からなるメモリイメージをそのまま共有メモリ１３に障害情報１３１として出力する。 - 特許庁

The shared two-dimensional page buffer with the integrated self column decoding circuit minimizes circuit and chip area overhead for each bank, the serial data path core reduces chip area typically used for routing wide data buses.例文帳に追加

一体化された自己列復号回路を有する共用の二次元ページバッファはバンクごとに回路およびチップ領域のオーバヘッドを最小限に抑え、直列データ経路コアは広いデータバスをルーティングするために典型的に使用されるチップ領域を低減する。 - 特許庁

The page buffer circuit includes a cache latch circuit including first and second cache latch nodes, a switch circuit for selectively connecting the second cache latch node to the latch input node, and a shared sense circuit connected between the latch input node and a reference potential.例文帳に追加

ページバッファ回路はまた、第１及び第２キャッシュラッチノードを含むキャッシュラッチ回路と、ラッチ入力ノードに第２キャッシュラッチノードを選択的に連結するスィッチ回路と、ラッチ入力ノードと参照電位との間に連結された共有感知回路を含む。 - 特許庁

When the occupied capacity of the transmission queue corresponding to the first determined output route for the cell exceeds a threshold, a shared buffer storage control part 23 refers to a bypass route indication table 27 to determine an output route for bypass of the cell.例文帳に追加

最初に決定されたセルの出力ルートに対応する送信キューの使用量が閾値以上である場合には、共有バッファ格納制御部２３が迂回ルート指示テーブル２７を参照して、セルの迂回のための出力ルートを決定する。 - 特許庁

Even when the storage of information is directly from the personal computer 12 side to the buffer 20 of the shared memory 13, the CPU board 11 side for control is allowed to operate the transmission processing 28 and the reception processing 29 in the same way as the interrupting processing 27.例文帳に追加

パソコン１２側から共有メモリ１３のバッファ２０に対して直接情報の蓄積を行っても、制御用ＣＰＵボード１１側に割込処理２７による場合と同様な送信処理２８および受信処理２９を行わせることができる。 - 特許庁