「side etch」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Consequently, at the same time of suppressing an etching quantity in the depthwise direction of a cavity 15, a side etch quantity can be increased.例文帳に追加

従って、窪み１５の深さ方向のエッチング量を抑えると同時に、サイドエッチ量を大きくできる。 - 特許庁

There is a strategic jump in germanium and concentration from the buffer side of the interface to the etch-stop material, such that the etch-stop layer is considerably more resistant to the etchant.例文帳に追加

界面のバッファサイドからエッチング停止物質にかけて、エッチング停止層がエッチング剤に対して非常に抵抗力があるように、ゲルマニウムおよび濃度において計画的な飛躍を行う。 - 特許庁

Tapered protrusions 20 by a side etch phenomenon is formed at a spot where the through-hole 11a is photo-etched.例文帳に追加

貫通孔１１ａがフォトエッチングされた箇所には、サイドエッチ現象によるテーパー状の突起２０が形成される。 - 特許庁

The conductivity of the thin film on the side wall is enhanced by ion bombardment carried out periodically during the etch process.例文帳に追加

側壁上の薄膜の導電性はエッチ処理中に周期的に行うイオン衝突により増強される。 - 特許庁

To obtain a shape without skirt trailing and side etch while preventing the penetration through a base oxide film upon dry etching of polysilicon.例文帳に追加

ポリシリコンのドライエッチング時に、下地酸化膜の突き抜けを防止しながら、スソ引き及びサイドエッチの無い形状を得る。 - 特許庁

To prevent side etch formation due to fluorine compounds (CFX) generated during barrier insulating film etching.例文帳に追加

バリア絶縁膜をエッチングする際にフッ素化合物（ＣＦ_X）が生成され、それが原因でサイドエッチが形成されることを防止する。 - 特許庁

The manufacturing method has a GP etch processing for forming the gate electrode of a MOS transistor, a SW etch processing for forming sidewalls in the side walls of the gate electrode, and an anneal processing for performing an anneal processing, after forming the gate electrode and the side walls.例文帳に追加

ＭＯＳトランジスタのゲート電極を形成するＧＰエッチ処理工程と、ゲート電極の側壁にサイドウォールを形成するＳＷエッチ処理工程と、ゲート電極およびサイドウォールの形成後にアニール処理を行うアニール処理工程とを有している。 - 特許庁

There is provided an etch resistant liner which covers a side wall of a transistor gate stack and resides along a part of a substrate at a lower part of the transistor gate stack.例文帳に追加

トランジスタ・ゲート・スタックの側壁を覆い、トランジスタ・ゲート・スタックの下部の基板の一部分に沿ったエッチ耐性ライナを設ける。 - 特許庁

To pattern a comparatively thick ITO thin film, which was formed by room temperature film formation on a flexible board, through etching without causing residue or side etch.例文帳に追加

フレキシブル基板上に室温成膜した比較的厚いＩＴＯ薄膜をエッチングにより残渣やサイドエッチなくパターニングすること。 - 特許庁

To improve the etching efficiency and reliability of an etching device for silicon wafer by constituting the device in such a way that the device can etch the rear surface side of a silicon wafer while the device etches the front surface side of the wafer.例文帳に追加

シリコンウエハの表側面をシールしつつ裏側面にエッチングを施す構成とすることにより、エッチング処理の効率化、信頼性の向上を図る。 - 特許庁

The etching stopper film 20 exposed out of the silicide block layer 30 is removed, and the etch back of the insulating film 10 for the side wall is effected to form side walls on both sides of the gate electrode.例文帳に追加

シリサイドブロック層３０から露出したエッチングストッパ膜２０を除去し、サイドウォール用絶縁膜１０をエッチバックして、ゲート電極の両側にサイドウォールを形成する。 - 特許庁

A first insulation film is formed for forming a side wall on a gate electrode of a semiconductor element formed on a semiconductor substrate, and a side wall is formed by etch back.例文帳に追加

半導体基板上に形成された半導体素子のゲート電極上に、サイドウォールを形成用の第１の絶縁膜を形成して、エッチバックによりサイドウォールを形成する。 - 特許庁

To provide a method for forming a highly precise fine pattern by reducing side etch in the case of using wet etching.例文帳に追加

ウエットエッチングを用いた際のサイドエッチを低減することにより精度の高い微細なパターンを形成できる、パターンの形成方法を提供する。 - 特許庁

Then etch-back is carried out all over, the silicon nitride film 7 between wiring layers is removed and a sidewall of the silicon nitride film 7 is formed in a wiring layer side wall.例文帳に追加

その後、全面エッチバックし、配線層間のシリコン窒化膜７を除去して、配線層側壁にシリコン窒化膜７のサイドウォールを形成する。 - 特許庁

To provide a dry etching method providing a good profile with less side etch without receiving restriction by a micro loading effect.例文帳に追加

マイクロローディング効果の制限を受けることなく、さらにサイドエッチの少ない良好な形状を得ることのできるドライエッチング方法を提供する。 - 特許庁

This allows the total ion milling etch mask thickness to be well controlled before the ion milling process used to define the sensor side walls.例文帳に追加

これにより、イオンミリングプロセスを使用してセンサ側壁を画定する前に、イオンミリングエッチングマスクの合計厚を適切に制御することが可能である。 - 特許庁

A polysilicon film 160 is formed and whole surface etch back is performed, thereby forming a side wall 142, and transfer electrode 140, 150 with 152.例文帳に追加

次に、ポリシリコン膜１６０を形成し、全面エッチバックを施すことにより、サイドウォール１４２、１５２付の転送電極１４０、１５０を形成する。 - 特許庁

When an SiC growth layer 4 is epitaxially grown on the surface of the etch pit 1b in such a condition that portions grown in the side wall parts of the etch pit 1b are brought into contact mutually, the dislocation is prevented from being transferred to the SiC growth layer 4.例文帳に追加

そして、その表面に、エッチピット１ｂの側壁部に成長した部分同士が互いに接触する条件にてＳｉＣ成長層４をエピタキシャル成長させることで、ＳｉＣ成長層４に転位が引き継がれないようにする。 - 特許庁

Subsequently, a silicon oxide film 106a is deposited on the whole surface of the semiconductor substrate 101 to apply whole surface etch back and form a side wall spacer 106.例文帳に追加

次に、半導体基板１０１の全面にシリコン酸化膜１０６ａを堆積し、全面エッチバックを施してサイドウォールスペーサ１０６を形成する。 - 特許庁

To provide a method of plasma-processing a chalcogen compound semiconductor film containing chalcogen elements, not causing the side etch, in a phase change device manufacturing method.例文帳に追加

相変化デバイスの製造工程において、サイドエッチングを世紀させないカルコゲン元素を含んだカルコゲン化合物半導体膜のプラズマ処理方法を提供する。 - 特許庁

After a third film 5 is deposited all over and formed on the side by etch-back and the upper film 3 is selectively removed, a flattening step is carried out by polishing.例文帳に追加

更に全面に第三の膜５を堆積、エッチバックによって側面に形成後、上層の膜３を選択除去し、ポリッシングによって平坦化する。 - 特許庁

This processing method comprises forming a primary through- hole 20 in a metal substrate 10, making an etchant flow from one open side to the other open side of the primary through-hole 20, then flow from the other open side to the one open side, to etch the hole isotropically.例文帳に追加

加工先穴２０が形成された金属基板１０を用意して、その加工先穴２０の一方の開口部側から他方の開口部側にエッチャントを流し、次に、他方の開口部側から一方の開口部側にエッチャントを流して等方性エッチングを行う。 - 特許庁

To provide a forming method of a pattern capable of forming a high precision fine pattern by reducing the side etch, when wet etching is used, and to provide a droplet discharging head.例文帳に追加

ウエットエッチングを用いた際のサイドエッチを低減することにより精度の高い微細なパターンを形成できる、パターンの形成方法、及び液滴吐出ヘッドを提供する。 - 特許庁

The Si substrate 12 is immersed in TMAH to etch crystal-isotropically the Si substrate 12 through the etching window 26 of the back side, and a through hole 14 is formed on the Si substrate 12.例文帳に追加

ＴＭＡＨにＳｉ基板１２を浸漬して裏面エッチング窓２６からＳｉ基板１２を結晶異方性エッチングし、Ｓｉ基板１２に貫通孔１４を設ける。 - 特許庁

When the substrate material of the silicon oxide film does not contain any fluorocarbon-based side chain, the substrate material is not etched by the argon ions and the etch selectivity of the silicon oxide film containing the fluorocarbon-base side chain is remarkably improved.例文帳に追加

下地材料にフルオロカーボン系の側鎖を含まなければ、下地材料はアルゴンイオンでエッチングされることはなく、フルオロカーボン系の側鎖を含むシリコン酸化膜のエッチング選択比が顕著に向上できる。 - 特許庁

The TMR element 60a is provided with a side etch structure having a cut-in formed on the side wall of the tunnel insulating layer 66 in the pin layer 65, the tunnel layer 66, and the free layer 67 having the same plane configuration respectively.例文帳に追加

ＴＭＲ素子６０ａは、それぞれ同一平面形状を有するピン層６５、トンネル絶縁層６６およびフリー層６７において、トンネル絶縁層６６の側壁に切れ込みを形成したサイドエッチ構造を有している。 - 特許庁

High aspect ratio contact openings are etched while preventing bowing or bending of etch profile by forming a highly conductive thin film on the side wall of each contact opening.例文帳に追加

各コンタクト開口部の側壁上に導電性の高い薄膜を形成することでエッチプロファイルの湾曲又は屈曲を防止しながら高アスペクト比のコンタクト開口部をエッチングする。 - 特許庁

To prevent a semiconductor substrate from etched when the deviation in stacking takes place between a control gate electrode and an element separation insulating film or with a control gate side etch at floating gate etching.例文帳に追加

フローティングゲートエッチング時のコントロールゲートサイドエッチや、またコントロールゲート電極と素子分離絶縁膜との重ね合わせずれが発生した場合に、半導体基板がエッチングされることを防止する。 - 特許庁

To provide a multiplayer printed wiring board having the hole filling base via structure that can prevent etch back of a metal layer at the internal side of through holes of the base board and has excellent flatness of additive pattern.例文帳に追加

ベース基板のスルーホールの内側において金属層のエッチバックを防止できて、アディティブパターンの平坦性に優れた、穴埋めベースビア構造を有する多層プリント配線基板を提供する。 - 特許庁

The polarization direction of a first portion 808 of a piezoelectric substrate 802, which is exposed on a second principal plane 806 having a relatively slow etch rate and is not exposed on a first principal plane 804 having a relatively fast etch rate, is inverted and then the piezoelectric substrate 802 is etched from the first principal plane 804 side.例文帳に追加

圧電体基板８０２のうち、エッチングレートが相対的に遅い第２の主面８０６に露出しエッチングレートが相対的に速い第１の主面８０４に露出しない第１の部分８０８の分極方向を反転し、第１の主面８０４の側から圧電体基板８０２をエッチングする。 - 特許庁

Thereafter the thin insulation film 11 of about 10-60 nm is formed so as to block the void 7 on the whole face, etch back is performed on the whole face, and a side wall 12 comprising the thin film 11 is formed on only the side wall of the contact holes 8, 8a, 8b.例文帳に追加

その後、全面にボイド７を塞ぐように、約１０〜６０ｎｍの薄い絶縁膜１１を形成し、全面にエッチバックを行い、コンタクトホール８，８ａ，８ｂ内の側壁にのみ薄い絶縁膜１１からなるサイドウォール１２を形成する。 - 特許庁

A side etch is formed on the channel stopper layer 150 to thereby expose the peripheral part of the poly-Si layer 107 from the channel stopper layer 150, and use this region as contact with an n+Si layer.例文帳に追加

チャネルストッパ層１５０にサイドエッチを形成することによって、ｐｏｌｙ−Ｓｉ層１０７の周辺部をチャネルストッパ層１５０から露出させ、この領域をｎ＋Ｓｉ層とのコンタクトに用いる。 - 特許庁

To provide a method for manufacturing a semiconductor device, which can reduce variation of a side etch amount by suppressing variation of quality of a Cu film of an under-bump metal, and to provide a device for manufacturing the same.例文帳に追加

アンダーバンプメタルのＣｕの膜質のバラツキを抑制してサイドエッチ量のバラツキを低減する半導体装置の製造方法及び半導体製造装置を提供することを目的とする。 - 特許庁

However, since the etch rate of the region irradiated with ultraviolet light is higher than that of the region not irradiated with ultraviolet light, the etch rate of the region not irradiated with ultraviolet light is lower than that of the region irradiated with ultraviolet light, hardly causing side etching to the semiconductor thin film 2 below the ultraviolet light shielding film 3.例文帳に追加

しかし、紫外光照射領域のエッチング速度が紫外光非照射領域のエッチング速度よりも速くなるので、紫外光照射領域のエッチング速度に対して紫外光非照射領域のエッチング速度が遅くなり、これにより紫外光遮蔽膜３下の半導体薄膜２にサイドエッチングが生じにくいようにすることができる。 - 特許庁

The SOI substrate is such that the element substrate 2 is formed on a support substrate 1 via an insulator 3 and has an etch prevention layer 7 in the side face of the insulation film 3 exposed below the edge of the periphery of the element substrate 2.例文帳に追加

支持基板１の上に絶縁物３を介して素子基板２が形成されたＳＯＩ基板であって、素子基板２の周辺の端下に露出した絶縁膜３の側面にエッチング防止層７を有する。 - 特許庁

To provide an etching component produced by wet etching after forming an etching resist pattern on a metal material, which prevents progress of side etch, that is, to provide an etching component of high aspect ratio and to provide a method for manufacturing the component.例文帳に追加

金属材料上にエッチングレジストのパターンを形成し、ウエットエッチングによって製造したエッチング部品であって、サイドエッチの進行を防いだ、即ち、高アスペクト比のエッチング部品、及びその製造方法を提供すること。 - 特許庁

To solve the problem of the characteristics of a thin-film transistor becoming ununiform, because the amount of regression due to the side-etch varies when a Mo-W alloy film which is to become the gate of the thin-film transistor is processed with wet-etching method which ensures superior productivity.例文帳に追加

薄膜トランジスタのゲートとなるＭｏ−Ｗ合金膜を、生産性に優れるウェットエッチ法により加工すると、サイドエッチによる後退量が変動するため、薄膜トランジスタの特性が不均一になる。 - 特許庁

In order to reduce the accumulation and increase the average etch rate, the side wall protecting attachment is made thinner periodically by forming a second plasma using a mixture containing silane and a second fluorine-contained gas.例文帳に追加

この蓄積を減らし、平均エッチング速度を増大させるために、側壁保護付着物を、シランと第２のフッ素含有ガスとを含む混合物を用いて第２のプラズマを形成することによって定期的に薄くする。 - 特許庁

To stably carry out a uniform a wet-etching for a silver or silver alloy thin film layer by suppressing the occurrence of etch residual dross in a silver or silver alloy and suppressing the occurrence of side etching caused by over etching.例文帳に追加

銀又は銀合金薄膜層のウエットエッチングに当たり、銀又は銀合金のエッチング残渣の発生を抑制すると共に、オーバーエッチングによるサイドエチングの発生を抑制し、均一なエッチングを安定して行う。 - 特許庁

This manufacturing method of a semiconductor device including a pattern forming method forms a second thin film on the side wall of a first thin film, and carries out the high precision etch back of the tip of the second thin film formed on that side wall to align the tip according to a planarizing process so that the tip does not become uneven.例文帳に追加

パターン形成方法を含む半導体装置の製造方法として、第１の薄膜の側壁に第２の薄膜を形成し、その側壁に形成された第２の薄膜の先端部が不均一にならないように、平坦化法により、精度良くエッチバックして揃える。 - 特許庁

To provide an etching solution which can etch a stacked metallic film mainly composed of a molybdenum-based metal and an aluminum-based metal by one operation, and can control a cone angle into 20 to 70 degrees by controlling an etched amount of the side face of each film.例文帳に追加

モリブデン系金属とアルミニウム系金属を主成分とした金属積層膜を一括エッチング可能で各膜のサイドエッチング量を抑制し、テーパー角度を２０〜７０度に制御可能な優れたエッチング液を提供すること。 - 特許庁

To etch each section of a substrate uniformly and precisely in an etching device in which a number of metering nozzle rows 2 are arranged on the upper-surface side of a path 1 of conveyance, and a suction pipe 3 is provided between the metering nozzle rows 2.例文帳に追加

搬送路１の上面側に多数の定量ノズル列２を配置すると共に、各定量ノズル列2間に吸引パイプ３を設けたエッチング装置において、基板各部のエッチングを均一に且つ高精度に行うこと。 - 特許庁

Furthermore, after forming a resist pattern on the piezoelectric substrate, the lower layer electrode film, the upper layer electrode film, and the coating electrode film are sequentially formed and an anisotropic dry etching is applied to the element 1 to etch only the upper side of the coating electrode film and then the resist is exfoliated to obtain an electrode structure where the coated electrode film is formed on the side faces only.例文帳に追加

また、圧電基板にレジストパターンを形成した後、下層電極膜、上層電極膜、被覆電極膜を順に形成し、次いで、異方性ドライエッチングによって、被覆電極膜の上面のみをエッチングし、その後、レジストを剥離して、側面部のみに被覆電極膜が形成された電極構造を得る。 - 特許庁

To provide a method of nondestructively and optically discriminating a lower layer resist material which is hardly to cause side etch before etching when etching a lower layer resist, to provide an apparatus for the method, and to provide a method of manufacturing a semiconductor device using this method.例文帳に追加

下層レジストをエッチングする際、サイドエッチの発生しにくい下層レジスト材料を、エッチング前に非破壊で光学的に見分ける方法およびそのための装置、ならびにこの方法を使用する半導体装置の製造方法を提供すること。 - 特許庁

A plurality of etch pits are formed on the sapphire substrate, which is doped with chromium or chromium and titanium, to form the LED by growing a GaN system semiconductor crystal layer while the fluorescent body is installed at least on the LED or the side surface of the same.例文帳に追加

クロムまたはクロム及びチタンをドープしたサファイア基板上に複数のエッチピットを形成し、ＧａＮ系の半導体結晶層を成長させてＬＥＤを作成し、該ＬＥＤの少なくとも上部または側面部に蛍光体を設置する。 - 特許庁