「test pattern generating~」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

This inspection method for the semiconductor integrated circuit includes a burn-in pattern generating process for generating a burn-in test pattern for performing a burn-in test for the integrated circuit, and the generating process is characterized by including an equalization process for generating an equalization burn-in test pattern equalizing the number of times of toggling on each element level of the semiconductor integrated circuit.例文帳に追加

本発明による半導体集積回路の検査方法は、前記半導体集積回路のバーインテストを行うためのバーンインテストパターンを生成するバーンインパターン生成工程を含み、該バーンインパターン生成工程は、前記半導体集積回路の各素子レベルでのトグル回数を平準化する平準化バーンインテストパターンを生成する平準化工程を含むことを特徴とする。 - 特許庁

This processor includes a test pattern generating unit 17 for generating a color test pattern image signal RGBctp 1, an input signal selector 18 for inserting the color test pattern image signal RGBctp 1 into an inputted video signal RGBsource, and a color adjusting signal processing unit 19 for performing color adjustment for an MIX video signal RGBmix 0 to which the color test pattern image is inserted.例文帳に追加

カラーテストパターン画像信号ＲＧＢｃｔｐ１を発生するテストパターン発生部１７と、入力した映像信号ＲＧＢsourceにカラーテストパターン画像信号ＲＧＢｃｔｐ１を挿入する入力信号セレクタ１８と、カラーテストパターン画像を挿入したＭＩＸ映像信号ＲＧＢｍｉｘ０に対し色調整を行う色調整信号処理部１９とを有する。 - 特許庁

To provide a method of generating a test pattern capable of conducting a dynamic test for each path in a semiconductor integrated circuit including a memory circuit.例文帳に追加

メモリ回路を含む半導体集積回路の各パスの動的な試験を行うことが可能となるテストパターン生成方法を提供することを目的とする。 - 特許庁

A test data generating part 14 generates test data based on the pattern identification code and condition identification code stored in the telephone number management data.例文帳に追加

試験データ生成部１４は、電話番号管理データに格納されているパターン識別コードおよび条件識別コードに基づいて試験データを生成する。 - 特許庁

This semiconductor test system comprises a pattern memory storing the pattern data for generating a test pattern for a DUT(device under test) test, a DUT output signal evaluating means comparing an output signal with an expected signal and generating fail data when a noncoincidence occurs, the data fail memory storing the fail data caused by the noncoincidence, and a compressing means compressing the fail data.例文帳に追加

ＤＵＴテスト用のテストパターンを生成するためのパターンデータを格納するパターンメモリと、出力信号と期待信号を比較し、不一致があった場合にフェイルデータを発生するＤＵＴ出力信号の評価手段と、不一致に起因するフェイルデータを格納するデータフェイルメモリと、フェイルデータを圧縮する圧縮手段とにより構成される。 - 特許庁

To provide the pattern generating device and method capable of easily generating a pattern such as an address complement pattern without a limit in a maximum value of a line address and a row address, and to provide a semiconductor integrated circuit test device.例文帳に追加

行アドレス及び列アドレスの最大値に制限無く、容易にアドレスコンプリメントパターン等のパターンを発生することができるパターン発生装置及び方法並びに半導体集積回路試験装置を提供する。 - 特許庁

In a test pattern generating apparatus 1 for generating a test pattern to be used for evaluating the image quality of a display 5, based on the resolution of the display 5 or the standard of an input signal to the display 5, a display condition input section 2 sets the output conditions for outputting the test pattern onto the display 5.例文帳に追加

ディスプレイ５の画質評価に使用するテストパターンを生成するための、テストパターン生成装置１において、表示条件入力部２が、ディスプレイ５の解像度あるいはディスプレイ５への入力信号の規格等に基づいて、ディスプレイ５にテストパターンを出力するための出力条件を設定する。 - 特許庁

A test pattern 13 for performing density correction is generated on an image forming medium 12 by a test-pattern generating section 156 and an image forming section 11, a density of the test pattern 13 is read by a detecting section 14, and the density correction is performed by a density correcting section 153.例文帳に追加

濃度補正を行うためのテストパターン１３をテストパターン生成部１５６と作像部１１とにより画像形成媒体１２上に生成し、このテストパターン１３の濃度を検出部１４で読み取り、濃度補正部１５３にて濃度補正を行う。 - 特許庁

When a test is started, a control means 110 generates a timing signal for generating a test pattern signal according to set information and generates the address designation signal of the test pattern memory means 130 every cycle period.例文帳に追加

試験が開始されると、制御手段１１０は、設定情報に従ってテストパターン信号を生成するタイミング信号を発生するとともに、サイクル周期毎にテストパターン記憶手段１３０のアドレス指定信号を発生する。 - 特許庁

A telephone number management data generating part 12 prepares telephone number management data by assigning telephone numbers to pattern identification codes for identifying the test pattern data.例文帳に追加

電話番号管理データ生成部１２は、試験パターンデータを識別するパターン識別コードに対して電話番号を割り当てて電話番号管理データを生成する。 - 特許庁

A test pattern generating device 6 generates a basic pattern rawD1 which repeats alternately a signal '0' in which value of all bits are 0 and a signal '1' in which values of all bits are 1.例文帳に追加

テストパターン生成装置６は、全ビットが値０の「０」信号と値１の「１」信号とを交互に繰り返す基本パターンｒａｗＤＩを生成する。 - 特許庁

The image forming apparatus is provided with a test pattern image generating means 11 for forming a prescribed test pattern image on an image carrier 13, a density distribution measuring means 151 for measuring density distribution of the test pattern image, and an image noise characteristic calculating detecting means 152 for detecting the plurality of image noise characteristics of the test pattern image from the measured density distribution.例文帳に追加

画像形成装置に像担持体１３上に所定のテストパターン像を形成するテストパターン像発生手段１１と、テストパターン像の濃度分布を計測する濃度分布計測手段１５１と、計測された濃度分布からテストパターン像の複数の画像ノイズ特性を検出する画像ノイズ特性算出検出手段１５２とを設ける。 - 特許庁

A step of a top module necessary for generating hardware logic simulation includes a step for converting an original unit test into an expansion unit test, and a step for generating an input pattern file by performing a unit test to the wrapper class by the expansion unit test.例文帳に追加

さらにハードウエアロジックシュミレーション発生に必要とするトップモジュールのステップは、オリジナルユニットテストを拡充ユニットテストに転換するステップ、拡充ユニットテストはラッパークラス（ｗｒａｐｐｅｒ ｃｌａｓｓ）に対してユニットテストを行い入力パターンファイルを発生するステップを含む。 - 特許庁

Before the start of a test, a pattern generating instruction is loaded to a pattern generation instruction storage circuit 110 and a pattern edit instruction is loaded to a pattern edit instruction storage circuit 120 respectively via a BIST control circuit 310.例文帳に追加

テスト開始前までに、ＢＩＳＴ制御回路３１０を介して、パターン発生命令記憶回路１１０にパターン発生命令が、パターン編集命令記憶回路１２０にパターン編集命令が、それぞれロードされる。 - 特許庁

The printing data generating part has a test pattern output mode for outputting a plurality of test patterns for each of the plurality of control contents by using the same input image.例文帳に追加

印刷データ生成部は、同一の入力画像を用いて複数の制御内容毎に複数のテストパターンを出力させるテストパターン出力モードを有する。 - 特許庁

When a test pattern is applied to a memory 101 after relieving processing from a test pattern generating section 105, a data input value is converted utilizing defective address information of a fail information storing section 108 in which fail information of a memory at a wafer test.例文帳に追加

テストパターン生成部１０５からテストパターンを救済処理後のメモリ１０１に印加する際に、ウエハテスト時のメモリのフェイル情報を格納したフェイル情報格納部１０８の不良アドレス情報を利用し、データ入力値を変換する。 - 特許庁

This semiconductor testing apparatus 1 tests a plurality of devices to be tested 20a-20d in parallel using a test pattern P1 generated by a pattern generating section 11.例文帳に追加

半導体試験装置１は、パターン発生部１１で発生した試験パターンＰ１を用いて複数の被試験デバイス２０ａ〜２０ｄの試験を並行して行うものである。 - 特許庁

Subsequently, a prescribed test pattern generation means for failure verification such as an ATPG is applied to the logic circuit after the sequence circuit is replaced by the combination circuit, thereby generating an input test pattern (step S2).例文帳に追加

続いて、順序回路を組み合わせ回路で置換した後の論理回路に対してＡＴＰＧ等の所定の故障検証用テストパターン生成手段を適用して入力テストパターンを生成する（ステップＳ２）。 - 特許庁

In the digital audio data inspection device 1, a test signal generating means 3 repeatedly generates a specific test signal pattern; the equipment 2 to be inspected records/reproduces the pattern as a digital audio signal; a sample data synchronizing means 7 makes the reproduced sample data a sample data pattern synchronized with the test signal pattern; and a sample data comparison means 8 compares the sample data with the test signal pattern.例文帳に追加

デジタルオーディオデータ検査装置１は、試験信号発生手段３によって、特定の試験信号パターンを繰り返し発生させ、デジタルオーディオ信号として、被検査機器２で収録・再生し、サンプルデータ同期手段７によって、その再生されたサンプルデータを、試験信号パターンに同期させたサンプルパターンとし、サンプルデータ比較手段８によって、サンプルパターンと試験信号パターンとの比較を行うことを特徴とする。 - 特許庁

A method for generating the test pattern for the tester includes: the step of cyclizing a first test pattern 201 generated in logic design with a cycle in accordance with a clock signal 20 of the highest frequency to be used in a semiconductor integrated circuit; and the step of changing a timing edge in the first test pattern 201 to a period boundary just before the timing edge, to generate a second test pattern 301.例文帳に追加

本発明によるテスタ用テストパタンの生成方法は、論理設計時に生成された第１テストパタン２０１を、半導体集積回路で用いられる最高周波数のクロック信号２０に応じたサイクルでサイクライズするステップと、第１テストパタン２０１におけるタイミングエッジを、タイミングエッジ直前のピリオド境界に変更して第２テストパタン３０１を生成するステップとを具備する。 - 特許庁

In this semiconductor testing device, the test condition of the receiving unit is set and changed in a timing relation where the generating time of the test pattern is synchronized with the timing of changing operation of each receiving unit for changing the test condition.例文帳に追加

試験パターンの発生タイミングと、試験条件の変更が行われる各受信ユニットの変更動作のタイミングとが同期したタイミング関係で受信ユニットの試験条件を設定変更する、半導体試験装置。 - 特許庁

The pattern data generator generating a test pattern based on register data forming a pattern comprises means for setting the register data forming a pattern being generated, and means for generating pattern data based on the register data set by the setting means.例文帳に追加

本発明のテストパターンの生成装置は、パターン作成用のレジスタデータに基づいてパターンデータを生成する装置であって、生成しようとするパターンの作成用のレジスタデータの設定手段と、上記設定手段により設定したレジスタデータに基づいてパターンデータを生成するパターンデータ生成手段とで構成されることを特徴とする。 - 特許庁

To provide a printing correction method for photographing with a digital camera a printing correction test pattern printed by a printer, and generating data for printing correction.例文帳に追加

プリンタが印刷した印刷補正テストパターンをデジタルカメラで撮影し、印刷補正のデータを生成する印刷補正方法を提供する。 - 特許庁

The device for testing the semiconductor integrated circuit includes a pattern data generating means which generates test pattern data for testing a write operation in a memory of the semiconductor integrated circuit; and a write means which writes the test pattern data into a storage area of the semiconductor integrated circuit for storing the test pattern data.例文帳に追加

上記課題は、半導体集積回路のメモリへの書き込みを試験するための試験パタンデータを生成するパタンデータ生成手段と、前記試験パタンデータを前記半導体集積回路の該試験パタンデータを格納する記憶領域へ書き込む書き込み手段と、を有することを特徴とする半導体集積回路の試験装置により達成される。 - 特許庁

A micro computer (ASIC) comprises a scan chain for the LSSD scanning test, and a clock generating circuit 10 which generates a shift clock which has each latch circuit of the scan chain latch a test pattern and a clock for performing the test which imports the output of an circuit to be tested corresponding to the test pattern, and supplies them to the scan chain.例文帳に追加

マイクロコンピュータ（ＡＳＩＣ）に、ＬＳＳＤスキャンテストのためのスキャンチェーンと、テストパターンをスキャンチェーンの各ラッチ回路にラッチさせるためのシフト用クロックおよびテストパターンに対する被テスト回路の出力を取り込むためのテスト実行用クロックを生成し、スキャンチェーンに供給するクロック生成回路１０とを備える。 - 特許庁

To provide a low-cost semiconductor test system which is application- specific where various types of test devices are made into modules which are coupled in a plurality of numbers while an algorithmic pattern generating(ALPG) module is mounted for generating an algorithmic pattern specific to the memory of a device which is to be tested.例文帳に追加

各種の異なるタイプの試験装置をモジュール化してそれらの複数個を組み合わせ、かつ被試験デバイスのメモリに固有のアルゴリズミックパターンを発生するためのアルゴリズミックパターン発生（ＡＬＰＧ）モジュールを搭載し、低コストでアプリケーションスペシフィックに構成した半導体テストシステムを提供する。 - 特許庁

While the counter section 14 counts the period, the pattern generating section 11 previously generates a pattern being input to the memory under test 20, and when the counter section 14 completes the count, a clock mask section 15 interrupts the feed of a reference clock CLK to the pattern generating section 11.例文帳に追加

カウンタ部１４が計時している間、パターン発生部１１は被試験メモリ２０に与えるパターンを予め進めておき、カウンタ部１４の計時が終了した時点でクロックマスク部１５がパターン発生部１１への基準クロックＣＬＫの供給を中断する。 - 特許庁

The data transfer control device includes a pattern generator 52 for generating a test pattern of a compliant pattern, a scrambler 54 for performing scrambling, and a data scrambler 56 for scrambling and outputting transmission data.例文帳に追加

データ転送制御装置は、コンプライアントパターンのテストパターンを発生するパターンジェネレータ５２と、スクランブル処理を行うスクランブラ５４と、送信データに対してスクランブル処理を行って出力するデータスクランブラ５６を含む。 - 特許庁

To provide an automatic generating method for a LSI test pattern program which can generate automatically a test pattern program easily when capacity, the number of I/O, and the like are changed, its device, and a LSI test method, in a semiconductor memory such as a DRAM, a SRAM, a FLASH, or the like.例文帳に追加

ＤＲＡＭやＳＲＡＭやＦＬＡＳＨなどの半導体メモリにおいて、容量やＩ／Ｏ数などが変更されたとき容易にテストパターンプログラムを自動生成できるようにしたＬＳＩテストパターンプログラム自動生成方法およびその装置並びにＬＳＩテスト方法を提供することにある。 - 特許庁

To execute simulation by generating an integrated test pattern by merging plural test patterns for verification at the time of simulation.例文帳に追加

複数の検証用テストパタンをシミュレーション時にマージして、一体化したテストパタンを生成し、シミュレーションを実施することのできる回路検証用シミュレーション装置及び回路検証用シミュレーション方法を提供する。 - 特許庁

The control part C of the image forming apparatus controls timing to form the test pattern at the surface density measuring position on the photoreceptor 6 based on an output signal from a timing generating means and timing to measure the density of the test pattern by the density sensor 27.例文帳に追加

画像形成装置の制御部Ｃは、タイミング発生手段の出力信号に基づき感光体６の地肌濃度測定位置に前記テストパターンを作成するタイミング、及び濃度センサ２７が前記テストパターンの濃度を測定するタイミングを制御する。 - 特許庁

To provide a method and a device for generating a test pattern capable of preventing a trouble detection ratio from lowering or preventing a cost of tester from increasing.例文帳に追加

故障検出率の低下あるいはテスタのコスト増加を防止することが可能なテストパターン発生方法及びその装置を提供することを目的とする。 - 特許庁

A memory 22 for events outputs an event signal (signal for specifying the waveform of a test signal S4) stored in an address specified by a pattern signal S1 (S11) outputted from a pattern-generating part 10.例文帳に追加

イベント用メモリ２２は、パターン発生部１０から出力されるパターン信号Ｓ１（Ｓ１１）で指定されるアドレスに記憶しているイベント信号（テスト信号Ｓ４の波形を規定する信号）を出力する。 - 特許庁

A test pattern generating unit 10 generates a test pattern having data before conversion such that the same value of bit 0 or 1 in the data converted according to a code conversion table is successively transferred to each of a plurality of serial transfer channels of a high-speed serial transfer device.例文帳に追加

試験パターン作成部１０は、高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データでビット０又は１の同値が連続転送されるように変換前データを並べた試験パターンを作成する。 - 特許庁

To provide a test device for semiconductor parts which has high speed signal transmitting function, that structure is simplified and expansion in the direction of pin is superior by limiting a function for generating a test pattern by ALPG.例文帳に追加

ＡＬＰＧによる試験パターンの発生機能を限定することにより、構造を簡略化しかつ高速の信号伝送機能を有し、またピン方向への拡張性に優れた半導体部品の試験装置を提供する。 - 特許庁

The test pattern generating circuit controls the alignment transition in the optional pattern for temporarily stopping based on existence, position, and value of the care bit in the k bit specified by the data and the periodicity of the optional pattern with respect to the PRPG 2.例文帳に追加

テストパターン発生回路は、ＰＲＰＧ２に対し、データにより特定されるｋビット内におけるケアビットの有無、位置および値と、任意パターンの周期性とに基づいて、任意パターンにおける配列遷移を一時的に停止可能に制御する。 - 特許庁

To provide an operation method of a menu selectable test program tool for allowing even an inexperienced engineer to make a test pattern program in a short period in a generating method and the device of the menu selectable test program tool, and a device thereof.例文帳に追加

本発明はメニュー選択型試験プログラムツールの生成方法及び装置に関し、経験の浅い技術者でも短期間でテストパターンプログラムを作成することができるメニュー選択型試験プログラムツールの動作方法及び装置を提供することを目的としている。 - 特許庁

This semiconductor testing device has a semiconductor testing circuit 101 having a driver 110 for making and outputting a test signal corresponding to a test pattern to a test object device 20, replica drivers 120 and 130 for generating a comparison signal by synthesizing the test signal and a reference signal and resistances 122a, 122b, 132a and 132b.例文帳に追加

本発明にかかる半導体試験装置は、試験パターンに対応する試験信号を生成し試験対象装置２０に出力するドライバー１１０と、試験信号と基準信号とを合成した比較信号を生成するレプリカドライバー１２０，１３０および抵抗１２２ａ，１２２ｂ，１３２ａ，１３２ｂとを備えた半導体試験回路１０１を有する。 - 特許庁

Thus, the liquid crystal module tester dispenses with the process of connecting an exclusive substrate 110 and an image data generating unit 120 needed only for the test/regulation and a process for switching the test pattern, by operating prescribed equipment by a worker, whenever the test content changes each time test/regulation are performed in each base of the liquid crystal module 10.例文帳に追加

従って、液晶モジュール１０の各台について検査・調整を行う度に、同検査・調整のためだけに要していた専用基板１１０や画像データ発生器１２０を接続する工程や、検査内容が変わる度に作業員が所定の機器を操作して検査用パターンを切替える工程が不要となる。 - 特許庁

A correction data generating device 60 is coupled to a print sample reading device 70 for reading a test pattern on a print sample PS formed by using an LPH (light emitting diode print head) 14.例文帳に追加

補正データ生成装置６０は、ＬＰＨ１４を用いて作成されたプリントサンプルＰＳ上のテストパターンを読み取るプリントサンプル読取装置７０に接続されている。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, TEST PATTERN GENERATING METHOD FOR IT, METHOD FOR TESTING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND SEMICONDUCTOR INTEGRATED CIRCUIT TESTING DEVICE例文帳に追加

半導体集積回路装置のテストパターン作成方法、半導体集積回路装置、半導体集積回路装置のテスト方法、および、半導体集積回路試験装置 - 特許庁

A selector 123 selects the output of the output (a frame data) from a transmission-side upper circuit 121 in the case of normal communication, and selects the output (the pattern body) from a pattern-body generating circuit 122 in the case of the jitter test.例文帳に追加

セレクタ１２３は、通常通信のときに送信側上位回路１２１の出力（フレームデータ）の出力を選択し、ジッタテストのときにはパターン本体生成回路１２２の出力（パターン本体）を選択する。 - 特許庁

To provide a generating method and the like generating both or either test programs and/or test pattern programs used in each of plurality of semi-conductor testing devices of different programming languages, in which processing lines are simple and vainness is removed, without artificial technique.例文帳に追加

プログラム言語が異なる複数の半導体試験装置のそれぞれで用いるテストプログラム及びテストパタンプログラムのいずれか又は両者を生成するための生成方法等であって、人為的な手法ではなく、処理工程がシンプルで無駄を取り除いた生成方法等を提供する。 - 特許庁

In an address generating section of an arithmetic logic operation section, an address of a semiconductor memory storing a test pattern is generated based on the prescribed calculating equation, this address is sent to a shift register 32 for inputting an address, and a test pattern is written in a semiconductor memory by specifying this address.例文帳に追加

算術論理演算部のアドレス発生部にて、テストパターンを格納すべき半導体メモリのアドレスを所定の演算式に基づいて発生させ、かかるアドレスをアドレス入力用シフトレジスタ３２に送り、このアドレスの指定により半導体メモリにテストパターンが書き込まれる。 - 特許庁

To provide a method, device and program for generating a test pattern, capable of generating the test pattern efficiently, even when a number of pads are connected with other semiconductor chips in more internal parts than pads connected to external terminals and are not connected to the external terminals, concerning a multichip semiconductor device having a plurality of semiconductor chips built in.例文帳に追加

複数の半導体チップを内蔵するマルチチップ半導体装置において、外部端子に接続されるパッドより内部で他の半導体チッブに接続され外部端子には接続されないパッドが多い場合にも効率的にテストパターン作成を行うことができるテストパターン作成方法、作成装置、及び、作成プログラムを提供する。 - 特許庁