「test pattern generating~」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A counter section 14 counts a period required for executing the pipeline process in the pattern generating section 11 after the automatic program function of a memory under test 20 starts a write operation.例文帳に追加

カウンタ部１４は、被試験メモリ２０の自動プログラム機能による書き込み動作が開始されてからパターン発生部１１でパイプライン処理に要する時間分だけ時間を計時する。 - 特許庁

A pattern generation part 5 generates information on the relation of input/output signals required for generating test data based on information on a function description stored in the component database 4.例文帳に追加

パターン生成部５はコンポーネントデータベース４に格納された機能記述に関する情報を元に、テストデータ生成に必要な入出力信号の関係等の情報を生成する。 - 特許庁

In the case of generating the simulation test bench of a digital LSI circuit with plural input signal lines, test patterns are generated for every input signal line (a step 10), the test patterns with the same input timing are connected by bit connection for at least two or more input lines and the test pattern file to which the data compression is performed is generated (a step 11).例文帳に追加

複数の入力信号線を持つデジタルＬＳＩ回路のシミュレーションテストベンチを生成する場合において、各入力信号線ごとにテストパターンを作成し（ステップ１０）、それらを少なくとも２本以上の入力信号線について、入力するタイミングが同じものをビット連接により接合し、データ圧縮したテストパターンファイルを生成する（ステップ１１）。 - 特許庁

This semiconductor device according to one embodiment includes: a plurality of test elements formed in an array pattern on a semiconductor substrate; an address signal generating part for generating an address signal in response to the respective test elements; and a digital-analog converter for converting the address signal into an analog signal for outputting.例文帳に追加

本発明の一態様は、半導体基板上にアレイ状に形成された複数のテスト素子と、各々の前記テスト素子に対応するアドレス信号を生成するアドレス信号生成部と、前記アドレス信号をアナログ信号に変換して出力するデジタルアナログコンバータとを備える半導体装置である。 - 特許庁

The driver's aid system includes a driver's aid device 5a which causes a display device 4a to display a travel speed pattern which a driver of a test vehicle 6 follows for driving, and a driver's aid auxiliary device 5b which causes an auxiliary display device 4b to display a travel route for performing travel test based on the data for generating a travel speed pattern.例文帳に追加

被試験車両６の運転者が追従して運転するための走行速度パターンを表示装置４ａに表示させるドライバーズエイド装置５ａと、走行速度パターンを作成するデータに基づいて走行試験を行う走行経路を補助表示装置４ｂに表示させるドライバーズエイド補助装置５ｂとを備える。 - 特許庁

A printer 100 comprises a section 21 for detecting a state change at each section, a section 23 storing the image data of a plurality of test patterns, and a section 22 for selecting the image data of a test pattern corresponding to a state change detected at the state detecting section 21 among the image data for generating a test pattern stored at the data storage section 23.例文帳に追加

プリンタ１００は、各部位における状態変化を検出する状態検出部２１と、複数のテストパターンの画像データを記憶しているデータ記憶部２２と、データ記憶部２２に記憶されているテストパターン作成用の画像データの中から状態検出部２１によって検出された状態変化に対応したテストパターンの画像データを選択する選択部２２とを備える。 - 特許庁

The built-in self-test circuit 11 further has decoders 20-23 having a plurality of encoded processing data and successively decoding and outputting the processing data in response to each received common control signal Ccs respectively and a test pattern generating circuit 13 outputting bit data corresponding to the processing data received from the decoders 20-23 to the DRAM 17 as each test pattern.例文帳に追加

組込み自己テスト回路１１は更に、符号化された複数の処理データを有し、受け取った各共通制御信号Ｃｃｓに夫々対応して処理データを順次に復号化して出力するデコーダ２０〜２３と、デコーダ２０〜２３から受け取った処理データに対応するビットデータを各テストパターンとしてＤＲＡＭ１７に出力するテストパターン発生回路（１３）とを有する。 - 特許庁

A burn-in test control and pattern generating circuit 503 is provided at periphery of a memory circuit as an exclusive test circuit at the reliability test such as burn-in inside a semiconductor integrated circuit including a memory circuit, the circuit supplies a pattern being able to apply appropriate stress, and it is confirmed whether the stress is applied correctly or not by providing an output discriminating circuit 505 inside the circuit.例文帳に追加

メモリ回路を含む半導体集積回路内部にバーンイン等の信頼性テスト時にメモリ回路周辺に専用のテスト回路としてバーンインテスト制御およびパターン発生回路５０３を設け適切なストレス印加が可能なパターンを供給し、この出力を回路内部に出力判定回路５０５を設けストレスが正しく印加されているか確認する。 - 特許庁

TEST PATTERN-GENERATING APPARATUS, METHOD FOR CUTTING LOOP, METHOD FOR CUTTING PROPAGATION PATH, METHOD FOR DETECTING DELAY FAILURE AND COMPUTER-READABLE RECORDING MEDIUM WITH PROGRAM RECORDED FOR MAKING COMPUTER EXECUTE THE METHOD例文帳に追加

テストパターン生成装置、ループ切断方法、伝播経路切断方法、遅延故障検出方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁

Namely, an address signal contained in the test pattern generated by means of the ALPG 2 is not used for address designation, but for generating analog signals supplied to the DUT 100a having the A/D-converting function.例文帳に追加

つまり、ＡＬＰＧ２で生成したテストパターン中に含まれるアドレス信号を、アドレス指定のために用いるのではなく、ＡＤ変換機能を有するＤＵＴ１００ａへのアナログ信号の生成に用いる。 - 特許庁

To provide an IC tester for generating a flat-top pulse, as needed, by realizing high-speed direct measurement by on/off control of an electronic load part, by synchronizing it with a test pattern signal.例文帳に追加

テストパターン信号に同期して電子負荷部をオンオフ制御することにより高速直流測定が実現でき、必要に応じてフラットトップパルスを発生させることができるＩＣテスタを提供すること。 - 特許庁

A program memory section 24 is prepared in a pattern generator generating testing patterns and one of a plurality of memory sections prepared in the semiconductor testing device to memorize test conditions of DUT.例文帳に追加

プログラムメモリ部２４は、試験パターンを生成するパターンジェネレータに設けられており、ＤＵＴの試験条件を記憶するために半導体試験装置に複数設けられているメモリ部等の１つである。 - 特許庁

Use of a low-speed test device having a small number of terminals is made possible, by controlling the first and second transistors according to a pattern signal generated by the pattern generating section, and by providing a self-diagnosis control circuit (115) for transmitting the pattern signal to the input circuit.例文帳に追加

上記パターン生成部で生成されたパターン信号に従って上記第１トランジスタ及び上記第２トランジスタを制御することでパターン信号を上記入力回路に伝達する自己診断制御回路（１１５）を設けることによって、端子数が少なく且つ低速な試験装置の使用を可能にする。 - 特許庁

In the calibration processing, an object printer outputs a test pattern (S501), and in the case of generating a correction table through the read of this pattern (S504-S507), a conversion parameter for converting the read result into a standard color space signal is converted by a profile corresponding to a scanner reading the pattern.例文帳に追加

キャリブレーションの処理において、対象プリンタからテストパターンを出力し（Ｓ５０１）、このパターンを読取って補正テーブルを作成する際（Ｓ５０４〜Ｓ５０７）、読取りを行なったスキャナに対応したプロファイルで上記読取り結果を標準色空間信号に変換するときの変換パラメータを変換する。 - 特許庁

The printer capable of recording a two-dimensional image on a recording material comprises a pattern generating means generating at least a test pattern for measuring the sharpness, a density measuring means consisting of a light source for illuminating a recording image being outputted and a photosensor, and a means for outputting the measurements from the measuring means.例文帳に追加

記録材料上に２次元画像を記録可能に構成されたプリンタであって、少なくとも鮮鋭度測定用のテストパターンを発生させるパターン発生手段と、出力される記録画像を照明する照明光源と光センサからなる濃度測定手段と、この測定手段による測定結果の出力手段とを備えることを特徴とするプリンタ。 - 特許庁

A sequence control part 10 performs the control to stop the test to the block, when the address outputted from a pattern generating part 11 is included in the block specified by the block address stored in the bad block determining part 15.例文帳に追加

シーケンス制御部１０は、パターン発生部１１から出力されるアドレスがバッドブロック判定部１５に記憶されているブロックアドレスで特定されるブロックに含まれる場合には、そのブロックに対する試験を中止する制御を行う。 - 特許庁

The system and method include an impedance adjustment circuit 4 incorporated into the output circuit 3 of a first LSI 1, and a test pattern generating circuit 5 for transmitting signals for testing random patterns via the circuit 4 to a second LSI 2.例文帳に追加

第１のＬＳＩ１の出力回路３内に組み込まれたインピーダンス調整回路４と、インピーダンス調整回路４を介してランダムパターンのテスト用信号を第２のＬＳＩ２に対して送出するテストパターン発生回路５を備える。 - 特許庁

The virtual ALPG transmission type semiconductor test device has virtual ALPG function and real ALPG memory test function, in which a virtual ALPG operated on a hardware simulator and a real ALPG attained on hardware have the function of generating pattern at the same time by interpreting a test program although the real time is differed from each other and generate test patterns for a DUT designated by the program with a designated content at a designated speed.例文帳に追加

仮想ＡＬＰＧ機能と実ＡＬＰＧメモリテスト機能を具備し、ハードウェアシミュレータ上で動作する仮想ＡＬＰＧとハードウェアで実現する実ＡＬＰＧが、実時間は異なるが、テストプログラムを解釈し、プログラムの指定するＤＵＴに対するテストパターンを指定された内容で、指定された速度で発生して、仮想ＡＬＰＧと実ＡＬＰＧが同タイミングでパターンを発生する機能を有する仮想ＡＬＰＧ透過型半導体テスト装置とする。 - 特許庁

To economically and simply conduct adjustment and inspection of an optical module without the need for using an expensive exclusive measure ment instrument such as a multi-channel generator by providing a clock generat ing section generating a test pattern in an optical subscriber line terminating unit (ONU).例文帳に追加

光加入者線終端装置（ＯＮＵ）内にテストパターンを発生するクロック発生部を設けることで、マルチチャネルジェネレータ等の高価な専用測定器を用いることなく光モジュールの調整検査を経済的に、かつ簡易に行なう。 - 特許庁

A program verifying tool installed in a computer has a program reading function 11 of reading the program for digital data casting stored in an HDD, and an automatic test pattern generation function 12 of interpreting a BML language and an ECMA script language of the program, detecting a branch caused by user operation in the program, and automatically generating a test pattern on the basis of the branch.例文帳に追加

このコンピュータにインストールされている番組検証ツールは、ＨＤＤ内に格納されているデジタルデータ放送用の番組を読み取る番組読取機能１１と、番組のＢＭＬ言語およびＥＣＭＡＳｃｒｉｐｔの言語を解釈し、番組の中でユーザ操作に伴ない発生する分岐を検出しこの分岐に基づいて試験パターンを自動的に作成する試験パターン自動作成機能１２を有している。 - 特許庁

The risky portion extracting part 110 extracts a risky portion with a risk of generating the malfunction in the test caused by the IR drop of an electric power source, from the semiconductor integrated circuit, and the ATPG 150 generates the test pattern to restrain an operation rate of an instance included in the risky portion, in the risky portion extracted by the risky portion extracting part 110.例文帳に追加

危険箇所抽出部１１０は、半導体集積回路から、電源のＩＲドロップに起因してテスト時に誤動作が生じうる危険箇所を抽出し、ＡＴＰＧ１５０は、危険箇所抽出部１１０により抽出された危険箇所に対して、該危険箇所に含まれるインスタンスの動作率を抑制するようにテストパターンを生成する。 - 特許庁

The apparatus is provided with: a color image display panel 2 for displaying a test pattern imaged by a camera to which adjustment and inspection is to be applied; a personal computer 1; and an inspection unit 4 for generating imaged image information to the personal computer 1 on the basis of an output signal from the camera.例文帳に追加

調整検査を行なうべきカメラで撮像するテストパターンを表示するカラー画像表示パネル２と、パーソナルコンピュータ１と、前記カメラの出力信号に基づきパーソナルコンピュータ１に提供する撮像画像情報を生成する検査機４を備える。 - 特許庁

To obtain a built-in circuit for self-test in which increase of occupancy area in an integrated circuit can be suppressed by sharing a data generator generating a diagonal pattern even when RAMs having different shape are arranged in an integrated circuit.例文帳に追加

集積回路内にシェイプの異なるＲＡＭが配置されている場合においても、ダイアゴナルパターンを生成するデータ生成器を共有できるようにすることによって、集積回路内に占める面積増加を減少させることができる組込み自己試験用回路を得る。 - 特許庁

To inspect an LVDS with high accuracy and easily even by using a low-speed tester and to reduce the costs of a semiconductor device by generating a high-speed test pattern at the inside of the semiconductor device when the semiconductor device with the built-in LVDS is inspected.例文帳に追加

ＬＶＤＳ内蔵の半導体装置を検査する際に、高速テストパターンを半導体装置内部で生成することにより、低速テスタを用いても、高精度、かつ、容易にＬＶＤＳの検査を行うと共に、半導体装置のコストを削減することを目的とする。 - 特許庁

Information for generating a pseudo memory defective pattern is automatically extracted based on information about memory circuit constitution of a test specification 2 and redundancy circuit constitution, a pseudo memory pattern information file 10 is prepared, while a relieving code expected value is automatically extracted, and a relieving code expected value file 11 is prepared (STP6).例文帳に追加

試験仕様書２のメモリ回路構成及び冗長回路構成に関する情報に基づいて、擬似メモリ不良パターンを発生させるための情報を自動抽出して擬似メモリ不良パターン情報ファイル１０を作成すると共に、救済コード期待値を自動抽出して救済コード期待値ファイル１１を作成する（ＳＴＰ６）。 - 特許庁

This circuit is provided with a memory 10 provided with an additional memory cell for storing defective data bit information on a memory cell, a comparing circuit 20 comparing output data DATO of the memory 10 with its expected value EXP for each data bit, and a BIST circuit 30 generating a required and sufficient test input pattern for detecting the defect of memory cells constituting the memory 10 and the expected value EXP and controlling test sequence.例文帳に追加

メモリセルの不良データビット情報を格納するための付加メモリセルを備えたメモリ１０と、そのメモリ１０の出力データＤＡＴＯとその期待値ＥＸＰをデータビットごとに比較する比較回路２０と、そのメモリ１０を構成するメモリセルの不良を検出するために必要十分なテスト入力パターンおよび上記期待値ＥＸＰを発生しテストシーケンスをコントロールするＢＩＳＴ回路３０とを備えた。 - 特許庁

In the calibration for the printer having the possibility of generating the uneven density in a direction vertical to a paper feeding direction, the direction of the uneven density is set up vertically to the patch array direction of each color in the test pattern, so that the whole patch of a certain color can be prevented from being faintly printed out even when the patch is faintly printed out due to the influence of the uneven density.例文帳に追加

紙送り方向と垂直な方向に濃度ムラが生じ得るプリンタに対するキャリブレーションでは、この濃度ムラの方向とテストパターンにおける各色のパッチ配列の方向とを垂直な関係とすることにより、濃度ムラの影響でパッチが薄くプリントされる場合であっても、ある色のパッチ全てがこのように薄くプリントされることを防止する。 - 特許庁

A test pattern success/failure judging circuit includes a second logical circuit group capable of holding the parallel signals for a plurality of channels outputted from a receiving circuit 15, a third logical circuit group generating the expected value of the signal newly outputted from the receiving circuit, and a fourth logical circuit group comparing the parallel signals presently received from the receiving circuit and the expected value, thereby no signal synchronization is required for this signal comparison.例文帳に追加

受信回路（１５）から先に出力された複数チャネル分のパラレル信号を保持可能な第２論理回路群と、この保持信号に基づいて、上記受信回路から新たに出力される信号の期待値を生成する第３論理回路群と、受信回路から現在取り込まれたパラレル信号と上記期待値とを比較する第４論理回路群とを含んでテストパターン合否判定回路を構成することにより、上記信号比較における信号同期を不要とする。 - 特許庁