「wire delay」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To reduce man-hours in a work with control conditions, such as wire length, delay time and a connection sequence.例文帳に追加

線長、遅延時間、接続順序など制御条件を付する作業の工数を削減する。 - 特許庁

Since the output load will not increase, even if the number of the delay unit circuits 22 to 25 is increased, the delay times can be changed in the wire time range.例文帳に追加

遅延単位回路２２〜２５の数を増やしても出力負荷が増加しないので、広い時間範囲で遅延時間を変化させることができる。 - 特許庁

To generate a fault list of a delay fault, a wire breaking fault, and a path delay fault which can be detected by a transient source current testing method with high observableness and a test pattern series.例文帳に追加

可観測性の高い過渡電源電流試験法により、検出可能な遅延故障、断線故障、パス遅延故障と又テストパターン系列との故障リストを生成する。 - 特許庁

To obtain a corrugated electric wire pipe having ignition delay property, that has improved mechanical strength and flexibility, has improved ignition delay property, and moreover does not generate toxic gas at combustion.例文帳に追加

機械的強度，可撓性に優れ、着火遅延性が良好で、しかも燃焼時に有害ガスを発生することのない着火遅延性波付き電線管を得る。 - 特許庁

The wire holding section 21 is constituted of a compressive coil spring 22 by giving tensile force to the second wire 15 to take the delay in the carrier plate 12 side and a ratchet mechanism 23 operating by displacement of the compressive coil spring 22 expanded by taking in the delay and fixing the end 15a of the second wire 15 taking the delay therein to a new position to hold.例文帳に追加

ワイヤ保持部２１は、第２ワイヤ１５に対し張力を与えてその延びをキャリアプレート１２側に取り込む圧縮コイルばね２２と、延びを取り込むことで伸張した圧縮コイルばね２２の変位によって作動し、延びが取り込まれた第２ワイヤ１５の他端１５ａを新たな位置で固定保持するラチェット機構２３とから構成する。 - 特許庁

FLIP-FLOP CIRCUIT WITH DELAY FUNCTION, LATCH CIRCUIT WITH DELAY FUNCTION, DESIGNING METHOD FOR SEQUENCE CIRCUIT, AUTOMATIC DESIGNING DEVICE FOR CLOCK SIGNAL WIRE OF SEMICONDUCTOR INTEGRATED CIRCUIT, AND CLOCK SIGNAL WIRE OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

遅延機能付フリップフロップ回路、遅延機能付ラッチ回路、順序回路の設計方法、半導体集積回路におけるクロック信号配線の自動設計装置、及び、半導体集積回路におけるクロック信号配線の自動設計方法 - 特許庁

To provide an in-tank conveying device for a ring-shaped wire rod, which prevents delay in conveying when conveying the ring-shaped wire rod while dipping the same in a treatment liquid inside a treatment tank.例文帳に追加

処理槽内の処理液にリング状線材を浸しながら搬送する際の搬送遅れを防止したリング状線材の槽内搬送装置を提供する。 - 特許庁

To prevent signal delay by directly connecting a laminated semiconductor chip, without using any wire for reducing the conductive path.例文帳に追加

ワイヤを用いずに積層した半導体チップを直接接続し、導通経路の短縮により信号の遅延を防止する。 - 特許庁

Euler's differential equation of the calculus of variations is used to determine the shape of a VLSI wire that minimizes Elmore delay. 例文帳に追加

変分法についてのオイラーの微分方程式を, エルモア遅延を最小にするVLSI配線の形状を定めるのに使用した. - コンピューター用語辞典

RECEIVER AND RECEIVING METHOD FOR WIRE AND WIRELESS COMMUNICATIONS, IN WHICH EQUALIZER PERFORMANCE IS IMPROVED THROUGH MULTIPLE PATH DELAY ESTIMATION例文帳に追加

多重経路遅延推定を通じて等化器の性能を改善した、有無線通信のための受信器及びその受信方法 - 特許庁

An external load producing unit 23 produces an external dummy load 33 converted to a wire length or wire delay of the outside based on extracted external connection information 32.例文帳に追加

さらに、外部負荷生成手段２３が、抽出された外部接続情報３２に基づいて、外部の配線長又は配線遅延に変換した外部ダミー負荷３３を生成する。 - 特許庁

To provide a low dielectric-constant film which has a sufficiently low dielectric constant and a multi-layered wire which has the low dielectric- constant film and can sufficiently shorten a wire delay time.例文帳に追加

十分に低い誘電率を有する低誘電率膜、並びに該低誘電率膜を備え、配線遅延時間を十分に短縮することが可能な多層配線を提供すること。 - 特許庁

To reduce wiring delay by reducing parasitic capacitances between wirings, and to improve the flatness of the surface of an interlayer dielectric after wire forming.例文帳に追加

配線間の寄生容量を下げ配線遅延を低減し、配線形成後の層間絶縁膜の表面の平坦性を向上する。 - 特許庁

A circuit can be constituted only by adding the adjacent wire 4 and the control circuit 13 to the signal wire 3, so that the delay adjusting circuit device for the semiconductor integrated circuit can be obtained which can adjust the delay of the signal in units of several picoseconds without increasing the circuit scale.例文帳に追加

信号配線３に対し、隣接配線４と制御回路１３を付加するだけで回路を構成できるので、回路規模を増大させずに、数ピコ秒単位で信号の遅延を調整することができる半導体集積回路の遅延調整回路装置を実現できる。 - 特許庁

The clock skew is eliminated by adjusting the transmission delay time of a signal in the clock wire 1 by varying the line width of the shield wires 2 and varying the wiring capacitance of the clock wire 1.例文帳に追加

シールド配線２の線幅を変え、クロック配線１の配線容量を変化させることにより、クロック配線１を伝搬する信号の伝搬遅延時間を調整し、クロックスキューがないようにする。 - 特許庁

To provide a semiconductor integrated circuit device where the wire length can be shortened and the area can be made small to avoid wiring delay.例文帳に追加

配線長を短くし、配線遅延等の生じない小面積化が図れる半導体集積回路装置を提供することを目的とする。 - 特許庁

To provide a manufacturing method and a manufacturing device of an insulated wire capable of calculating a propagation delay time Td at a level equivalent to a level at which the propagation delay time Td is directly measured, and controlled by the delay time Td; and to provide a communication cable capable of reducing a skew without degrading productivity.例文帳に追加

伝搬遅延時間Ｔｄの測定が直接行なわれたと同等なレベルのＴｄが算出でき、このＴｄにより管理された絶縁電線の製造方法及び製造装置、並びに、生産性を低下させることなくスキュー低減が可能な通信ケーブルを提供する。 - 特許庁

To realize high-speed reading-out by decreasing burden of resistor of a leading-out wire on a voltage loading means, and decreasing delay of signal voltage that controls a picture element, without leading to pulse delay in a large array.例文帳に追加

読み出し線の抵抗による電圧負荷手段の負担を低減し、画素を制御する信号電圧の遅延を低減させ、大型アレイにおいてもパルス遅延を招来することなく、高速読み出しの実現を図る。 - 特許庁

To wire a clock signal clock from a clock driver of a final stage to an start and end point F/F, for minimizing the delay between a path start point F/F and an end point F/F.例文帳に追加

パス始点Ｆ／Ｆ終点Ｆ／Ｆ間の遅延を最小化する、最終段クロックドライバから始終点Ｆ／Ｆへクロック信号クロックを配線する。 - 特許庁

To compensate delay difference between pieces of low-speed data transmitted by being divided into a plurality of pieces without influencing logical limit performance (wire rate) of a network line.例文帳に追加

ネットワーク回線の論理限界性能（ワイヤレート）に影響を与えることなく、複数に分割して伝送された低速データ間の遅延差を補償する。 - 特許庁

To provide a cell arrangement method for a semiconductor integrated circuit, that can shorten delay and wire length by reducing the number of critical nets.例文帳に追加

クリティカルネットの数を減少させ、ディレイ短縮、及び、配線長短縮を図ることを可能とした半導体集積回路のセル配置方法を提供する。 - 特許庁

When the metal base 3 in the 1st embodiment 4 is moved in the direction of the arrow X2, the ratio of the signal wire 6 traversing the high dielectric constant board 1 is decreased so as to delay the phase of a signal transmitted through the signal wire 6.例文帳に追加

本発明の第１実施形態４を矢印Ｘ２の方向に移動すると、信号配線６が高誘電率基板１を横断する割合が小さくなり、信号配線６を伝送する信号の位相を遅らせることができる。 - 特許庁

The current variation rate of a node N2 of the wire NET1 is calculated and circuit equations are solved by using the calculated current variation rate and mutual inductance L1 to calculate the signal delay at a node N4 of the wire NET2.例文帳に追加

配線ＮＥＴ１のノードＮ２の電流変化率を計算し、計算した電流変化率と相互インダクタンスＬ１とを用いて回路方程式を解くことによって、配線ＮＥＴ２のノードＮ４における信号遅延を計算する。 - 特許庁

Since a signal wire does not pass through the plate-shaped condenser 30, neither reflection due to discontinuous impedance by a high dielectric, nor propagation delay occurs as the current passes through a high dielectric.例文帳に追加

板状コンデンサ３０を信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。 - 特許庁

To provide a bidirectional barrel shifter capable of shortening a wire delay time by shortening the input signal wiring length of a three-input selector with a flip flop and executing shift operation at high speed.例文帳に追加

フリップフロップ付３入力セレクタの入力信号配線長を短縮して配線遅延時間を小さくし、高速にシフト動作する双方向バレルシフタを提供する。 - 特許庁

The delay of each gate or wire is assumed to be composed of a standard portion, a correlated random portion that is parameterized by each of sources of a variation and an independent random portion.例文帳に追加

各ゲートまたは配線の遅延は、基準部分、各変動要因によってパラメータ化される相関ランダム部分、および独立ランダム部分から構成されると仮定する。 - 特許庁

A material by inserting a single PC steel stranded tension material into a single sheath and filling cement grout between the wire or inserting a single PC steel stand wire into a single synthetic resin sheath and filling delay-curing resin grout between wire, is cited as the single strand type tensional material.例文帳に追加

シングルストランド型緊張材としては、１本のシース内に１本のＰＣ鋼より線が挿通され、かつその間にセメントグラウトが充填されてなるものや、１本の合成樹脂シース内に１本のＰＣ鋼より線が挿通され、かつその間に遅延硬化型樹脂グラウトが充填されてなるものが挙げられる。 - 特許庁

To allow an active matrix type liquid crystal display device to have neither a flicker nor sticking even when voltages applied to pixels are different between parts near and distant from the signal source of a gate wire owing to the signal delay of the gate wire.例文帳に追加

アクテイブマトリクス型液晶表示装置において、ゲート配線の信号遅延により、ゲート配線の信号源に近い部分と遠い部分で画素に印加される電圧が異なる場合においても、フリッカーや焼き付きが現れないようにすること。 - 特許庁

This machine is provided with a wire sensor 24 for detecting a supply angle of a wire and a traverse mechanism following automatically the movement of the wire with a slight delay, and it copy-winds first and second layers at the start of winding while storing the traverse position, and winds a wire by a forced traverse method on the basis of the stored data thereafter.例文帳に追加

ワイヤーの供給角度を検出するワイヤーセンサー２４と、ワイヤーの動きに対し若干の遅れを持って自動追従するトラバース機構とを備え、巻き始めの１〜２層の巻線はトラバース位置を記憶しながらならい巻し、以後の巻線はそれまでの記憶したデーターに基づいて強制トラバース方式で巻線する巻線機に請求項１の構成を適用する（請求項２）。 - 特許庁

The reference signal wire 6 serving as a reference of delay time is provided in the semiconductor device to make the operating waveform of a plurality of signal wires 2, 4 interfere with that of the reference signal wire 6, resulting in simultaneous measurement of the operating waveform and the reference waveform.例文帳に追加

遅延時間の基準となる基準信号線６を半導体装置の内部に設け、複数の信号線２、４の動作波形に基準信号線６の基準波形を干渉させることで、動作波形と基準波形を同時に測定することができる。 - 特許庁

The overtension of the wire cable 26 is reported by lighting the stop lamp 41 when the brake operation piece 5 is not operated, and the sag of the wire cable 26 is reported by lighting the stop lamp 41 after a time delay from the prescribed operation of the brake operation member 5.例文帳に追加

ワイヤケーブル２６の張り過ぎを、ブレーキ操作子５を操作しない非作動時に、ストップランプ４１が点灯することによって報知し、ワイヤケーブル２６のたるみを、同じくブレーキ操作子５を操作した際に、ストップランプ４１がブレーキ操作子５の所定の操作よりも遅れて点灯することによって報知する。 - 特許庁

Thus, it is possible to separate the wire layer used for the clock signal from a wire layer used for other signals such as a power supply so as to suppress wires of the other signals from making a detour in accordance with the change of the clock structure, thereby avoiding a delay and variations from being caused to the other signals than the clock signal.例文帳に追加

これによって、クロック信号で用いる配線層と電源等その他の信号で用いる配線層とを分離することが可能となり、クロック構造変更に伴う、その他の信号に対する迂回配線を抑制し、クロック信号以外への遅延変動を抑制することができる。 - 特許庁

To shorten a signal delay and lower a power consumption by customizing a wire-segment length in a programmable logic array so that a parasitic capacitance related to an interconnection line is minimized.例文帳に追加

相互接続線に関連する寄生キャパシタンスが最小化されるようにＰＬＡ内のワイヤ・セグメント長をカスタマイズし、信号遅延の短縮と電力消費の低下を通じて性能改善を達成する。 - 特許庁

To provide a lateral electric field type liquid crystal display device which has a large pixel aperture ratio, high luminance, and a good yield without causing the signal delay of a wire and a rise in the driving voltage of liquid crystal.例文帳に追加

配線の信号遅延や液晶の駆動電圧の上昇を引き起こすことなく、画素開口率が大きく高輝度で歩留りが良い横電界方式の液晶表示装置を提供する。 - 特許庁

The length of transmission line of the clock wiring 31 is set shorter than the length of the equal-length wirings depending on the wire length corresponding to the delay time of transmission signal caused by the common mode choke coil 50.例文帳に追加

クロック配線３１は、コモンモードチョークコイル５０による伝送信号の遅延時間に相当する配線長に応じて、伝送線路の長さが等長配線の配線長よりも短く設定されている。 - 特許庁

To provide a photo sensor array that reduces delay of a signal and compensates for signal transmission in a broken wire of a wiring layer to enable a satisfactory driving, and a two-dimensional image reading apparatus.例文帳に追加

信号の遅延を抑制するとともに、配線層の断線に対して信号の伝搬を補償して、良好に駆動することができるフォトセンサアレイおよび２次元画像の読取装置を提供する。 - 特許庁

To provide a control unit for internal combustion engine adapted to be capable of compensating more properly a response delay of hot wire flow sensor, and obtaining accurate detection values even in a transient state where gas flow rate changes.例文帳に追加

熱線式流量センサの応答遅れをより適切に補償し、気体流量が変化する過渡状態においても正確な検出値を得ることができるようにした内燃機関の制御装置を提供する。 - 特許庁

To provide a matrix type cold cathode electron source device capable of preventing an increase of floating capacitance in a wiring zone caused by the micro-fabrication of wiring and forming a gate leading-out wire which can hardly causes a wiring delay.例文帳に追加

配線の微細化によって生じる配線領域の浮遊容量の増大を防ぎ、配線遅延の生じ難いゲート引出し配線を形成することができるマトリックス型冷陰極電子源装置を提供する。 - 特許庁

To provide a PC steel stranded wire connection structure with which PC strand wires can be easily connected to each other, tightened condition can be easily confirmed, free from any inconveniences such as delay in work and increase in cost.例文帳に追加

ＰＣより線同士の接続作業が簡易であり、また締着状態の確認が容易で、作業遅れやコスト上昇等の不都合がないＰＣ鋼撚り線接続構造及びその施工方法を提供する。 - 特許庁

To provide a mechanical fail-safe mechanism capable of compensating the insufficient output and the response delay of a steering actuator and providing the operating reaction force in a vehicle steering device with a steer-by-wire system employed therein.例文帳に追加

ステアバイワイヤシステムを採用した車両用操舵装置において、操舵用アクチュエータの出力不足と応答遅れを補うことができ、操作反力を付与することができる機械的なフェールセーフ機構を提供する。 - 特許庁

By introducing a delay adjustment value calculated from wire length information of each bit data signal and each data strobe signal between a system LSI 2 and a memory 3, a value obtained by adding a result of the access timing adjustment to the delay adjustment value is set as an access timing adjustment value for a bit data subjected to the access timing adjustment processing other than one-bit data.例文帳に追加

システムＬＳＩ２とメモリ３間の各ビットデータ信号およびデータストローブ信号の配線長情報から算出された遅延調整値の導入によって、アクセスタイミング調整処理をした１ビットデータ以外のビットデータに対しては、上記アクセスタイミング調整結果に、上記遅延調整値を加算した値をアクセスタイミング調整値として設定する。 - 特許庁

One exemplary system 100 is configured to alleviate the timing problem of the setup time and the hold time, relevant to sending the signal 120 to the distributed receiver via the wire, and the system includes a delay circuit 110 configured to receive the signal, to copy the signal and to introduce a timing delay into the copy.例文帳に追加

例示的なシステム100は、分散したレシーバに配線を介して信号１２０を送る事に関連したセットアップ時間、およびホールド時間のタイミング問題を緩和するように構成されたシステムであり、信号を受信し、受信した前記信号を複製し、その複製信号にタイミング遅延を導入するように構成された遅延回路110を含む事を特徴とする。 - 特許庁

An optical module such as an optical delay circuit is formed by carrying out the going around wiring of an optical fiber 101 on a moisture- resistant film (sheet material) 102, a lead wire 105 is attached to each going around wiring 103 and 104 to obtain an optical wiring board 106.例文帳に追加

耐湿性のフィルム（シート材）１０２上に光ファイバ１０１を周回布線することで、光遅延回路等の光モジュールを形成し、各周回布線１０３、１０４にリード線１０５を付けて光配線板１０６とする。 - 特許庁

To provide a method for restricting a wire delay and a signal skew to a minimum and distribute an integrated circuit signal via an integrated circuit package layer by distributing a timing deciding signal via the integrated circuit package layer.例文帳に追加

集積回路パッケージ層を介してタイミング決定信号を分配することによって、ワイヤ遅延及び信号スキューを最小限に抑える、集積回路パッケージ層を介した集積回路信号の分配する方法を提供する。 - 特許庁

To provide a control device for an internal combustion engine capable of compensating more properly a response delay of a hot wire flow sensor, obtaining accurate detection values corresponding to a change of an engine operating condition, and improving accuracy for controlling a fuel injection amount.例文帳に追加

熱線式流量センサの応答遅れをより適切に補償し、機関運転状態の変化に対応して正確な検出値を得て、燃料噴射量などの制御精度を向上させることができる内燃機関の制御装置を提供する。 - 特許庁