「write-buffer」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A direct restoration control unit 162 controls to directly write back the data in a segment unit from the line buffer 121 to the memory cell array 111 based on a direct restoration command.例文帳に追加

直接リストア制御部１６２は、直接リストアコマンドに基づき、ラインバッファ１２１からメモリセルアレイ１１１に直接にセグメント単位のデータを書き戻す制御を行う。 - 特許庁

The packetized voice data is stored in a buffer part 20 temporarily and accumulated in an accumulation part 40 by the fixed length packet through the write control by a control part 30.例文帳に追加

パケット化された音声データは、バッファ部２０で一時保存され、制御部３０の書き込み制御により、蓄積部４０に固定長パケット単位で蓄積される。 - 特許庁

An address register 5 and a data register 7 are controlled by a clock taken by a clock buffer 9, and synchronism of read-out/write-in of data of a normal array 1 is controlled.例文帳に追加

クロックバッファ９により取り込まれるクロックにより、アドレスレジスタ５及びデータレジスタ７が制御され、ノーマルセルアレイ１のデータ読み出し／書き込みが同期制御される。 - 特許庁

A nonvolatile memory write-back means writes the updated storage contents of the rewrite unit block 15 back from the rewrite buffer area 21 to the nonvolatile memory 5.例文帳に追加

不揮発性メモリ書き戻し手段は更新処理がなされた書き換え単位ブロック１５の記憶内容を、書き換えバッファ領域２１から不揮発性メモリ５に書き戻す。 - 特許庁

Then, the shift circuit 24 shifts image data supplied from a write control part 22 to two buffer memories 25 and 26 just for the shift amount calculated by the shift amount calculating part 23.例文帳に追加

すると、シフト回路２４は、書き込み制御部２２から２つのバッファメモリ２５，２６に供給される画像データを、シフト量算出部２３で算出されたシフト量だけシフトする。 - 特許庁

To readily perform new setting of a buffer used in the past, when write-in sequentiality in performing remote copy in an asynchronous mode is guaranteed in a storage device.例文帳に追加

ストレージ装置において、非同期モードでリモートコピーを行う際の書き込み順序性が保証された既往で用いられるバッファの新規設定を簡単に行えるようにする。 - 特許庁

The readout rate is made higher than the write rate for a specific time after the start of recording to shorten the delay time of the information in the buffer memory 40.例文帳に追加

記録開始後所定時間にわたり読出しレートを書込みレートよりも速くすることにより、バッファメモリ４０での入力情報の遅れ時間を縮めていく。 - 特許庁

Bus transaction buffers 34 are provided within the bus structure to buffer write requests, particularly so as to alleviate problems associated with relatively slow bus slaves.例文帳に追加

特に比較的低速のバス・スレーブと関連した問題を軽減するよう書込み要求をバッファリングするために、バス構造内にはバス・トランザクション・バッファ３４を設ける。 - 特許庁

Each pixel at the pixel array 3 comprises a capacitor C3 connected between a power supply line L1 and a control line L2, a buffer 13 for storing binary data corresponding to the accumulation charge of the capacitor C3, a transistor Q3 for performing write control to the buffer 13, and a transistor Q4 for resetting for initializing the buffer 13 and the capacitor C3.例文帳に追加

画素アレイ部３の各画素は、電源線Ｌ１と制御線Ｌ２との間に接続されるキャパシタＣ３と、キャパシタＣ３の蓄積電荷に応じた２値データを格納するバッファ１３と、バッファ１３への書込み制御を行うトランジスタＱ３と、バッファ１３及びキャパシタＣ３を初期化するリセット用トランジスタＱ４とを有する。 - 特許庁

To provide a shared buffer control circuit, conducting abort priority control where its circuit scale is reduced, a write cycle to a shared buffer is decreased and a read reply time is reduced as soon as the abort priority control is executed, and to provide a shared buffer control method.例文帳に追加

廃棄優先制御を行う共有バッファ制御回路において、廃棄優先制御を行うと同時に、回路の規模削減、共有バッファへの書き込みサイクルの短縮化、読み出し応答時間の短縮化を図ることが可能な共有バッファ制御回路及び共有バッファ制御方法を提供する。 - 特許庁

The semiconductor storage device which arranges two or more memory cells in a matrix and performs read operation and write operation, is configured so that load capacity (PA, PB, PC) to be driven by a buffer 15 is detected and an auxiliary buffer (auxiliary buffer main part 10A) is activated by a detection signal SBEN of the load capacity.例文帳に追加

複数のメモリセルをマトリックス状に配置し、読み出し動作および書込み動作を行う半導体記憶装置において、バッファ１５が駆動する負荷容量（ＰＡ，ＰＢ，ＰＣ）を検出し、該負荷容量の検出信号ＳＢＥＮにより補助バッファ（補助バッファ本体１０Ａ）を活性化する構成としてある。 - 特許庁

By providing an access queue holding circuit 18 for holding an access queue for starting a memory read cycle to the memory and a buffer number holding circuit 19 for holding a buffer number at that time, the access queue of the memory read cycle is prevented from being lost and reference is enabled without competition in the empty buffer number of a data buffer common for write and read processing.例文帳に追加

メモリに対してメモリ・リード・サイクルを起動するためのアクセスキューを保持するアクセスキュー保持回路１８と、そのときのバッファ番号を保持するバッファ番号保持回路１９を設けることで、メモリ・リード・サイクルのアクセスキューの消失を防ぎ、書き込みおよび読み出し処理に共通化したデータバッファ１３の空きバッファ番号を競合することなく参照できるようにする。 - 特許庁

When moving image data encoded by an encoding section and stored in a ring buffer is written in an external storage medium, a write-in bit rate is calculated (a step S21e-5), and time to ring buffer depletion is calculated based on the bit rate (a step S21e-6).例文帳に追加

符号化部によって符号化され、リングバッファに記憶された動画データを外部記憶媒体に書き込む際、書き込みビットレートを計算し（ステップＳ２１ｅ−５）、そのビットレートによってリングバッファ枯渇までの時間を計算する（ステップＳ２１ｅ−６）。 - 特許庁

After that, the main model 3A is plotted on the frame buffer 15a in a state where prohibition of the write to the Z buffer 15b is released and the storage contents are updated based on depth information which the main model 3A has.例文帳に追加

その後、Ｚバッファ１５ｂに対する書き込み禁止を解除した状態で主モデル３Ａをフレームバッファ１５ａに描画するとともに、その主モデル３Ａが有する奥行き情報に基づいてＺバッファ１５ｂの記憶内容を更新する。 - 特許庁

An application 1 ensures a file input/output data buffer 1A in an area accessible to firmware 3 to write data and notifies the location of the data buffer to the firmware (S4), and issues a file input/output request via an operating system (S5).例文帳に追加

アプリケーション１はファイル入出力用のデータバッファ１Ａをファームウェア３がアクセスできる領域に確保してデータを書込み、ファームウェアにデータバッファの位置を通知し（Ｓ４）、オペレーティングシステムを通じて、ファイル入出力要求を発行する（Ｓ５）。 - 特許庁

The transfer conciliator performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to transfer requests from the first and the second data transfer controllers.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対してバッファメモリに対する書き込み方向の転送と前記バッファメモリに対する読み出し方向の転送とを時分割制御する。 - 特許庁

A busy flag is set on during a period of writing of the parameters as the objects of synchronous writing to the first buffer group 15, but it is made possible to access the second buffer group 16 and write/read the parameters other than the objects of synchronous writing.例文帳に追加

第１バッファ群１５に同期書込対象のパラメータを書き込み中の期間にはビジーフラグがオン状態となるが、第２バッファ群１６にアクセスして同期書込対象外のパラメータの書込／読込を行うことができるようにする。 - 特許庁

A first CPU 11 checks a first reception bit and performs a data write processing to a first data buffer in the case that it is writable in a step S1, inverts a first transmission bit in a step S2, and performs the data write processing similarly to a second data buffer and inverts a second transmission bit in steps S3 and S4.例文帳に追加

第１CPU１１は、ステップＳ１において第１受信ビットをチェックし、書き込み可能な場合第１データバッファに対してデータ書き込み処理を行い、ステップＳ２において第１送信ビットを反転させ、ステップＳ３およびＳ４において第２データバッファに対して同様にデータ書き込み処理を行い、第２送信ビットを反転させる。 - 特許庁

This device is provided with plural address counters and plural timing generating circuits, provided corresponding to each of plural memory banks, a data bus for read-out and a data bus for write-in provided commonly for plural memory banks, a data output buffer connected to the data bus for read-out, and a data input buffer connected to the data bus for write-in.例文帳に追加

複数のメモリバンクのそれぞれに対応して設けられた複数のアドレスカウンタおよび複数のタイミング発生回路と、複数のメモリバンクに共通に設けられた読出し用データバスおよび書込み用データバスと、読出し用データバスに接続されたデータ出力バッファと、書込み用データバスに接続されたデータ入力バッファとを設ける。 - 特許庁

The first-in first-out memory device is equipped with a frequency detecting and comparing circuit 6 which compares the write speed with the read speed of a data maintenance buffer 2 before data is written and an address difference detection means which detects the address difference between the writing address where the write of the data maintenance buffer 2 is done and the read address where the read of the data is done.例文帳に追加

先入れ先出しメモリ装置には、データ保持バッファ２の書き込み速度と読み出し速度とをデータの書き込みが行われる前に比較する周波数検出比較回路６、及びデータ保持バッファ２の書き込みが行われる書き込みアドレスと読み出しが行われる読み出しアドレスとのアドレス差を検出するアドレス差検出手段が設けられている。 - 特許庁

The receiving unit 200 is provided with a header extractor and an identifier extractor which acquire information regarding the order of the received packets, and a write address generator which generates a write address reflecting the order so that the data of the packets are arranged in the order in a receive buffer 204 when the data of the packets are stored in the receive buffer 204.例文帳に追加

受信ユニット２００は、受信したパケットの順序に関する情報を取得するヘッダ抽出部及び識別子抽出部と、パケットのデータを受信バッファ２０４に格納する際に、パケットのデータが受信バッファ２０４において順序通りに配列するように、順序を反映した書込みアドレスを生成する書込みアドレス生成部とを備える。 - 特許庁

For example, when a write request packet of an address identical to that of a read request packet accumulated by the input buffer is present, data written to the common memory by the write request packet are transmitted to a processor as the result of execution of the read request packet, and the read request packet in the input buffer is canceled.例文帳に追加

例えば、入力バッファに蓄積されたリード要求リクエストパケットと同一アドレスのライト要求リクエストパケットが存在する場合には、ライト要求リクエストパケットによって共有メモリに書き込まれるデータをリード要求リクエストパケットの実行結果としてプロセッサに送るとともに、入力バッファ中のリード要求リクエストパケットをキャンセルする - 特許庁

To provide a memory control system for enabling priority processing both in write processing to the memory of a processor and read processing from the memory in a multiprocessor system and making common a data buffer to be used in write processing and read processing.例文帳に追加

マルチプロセッサシステムにおいて、プロセッサのメモリに対する書き込み処理と、メモリから読み出し処理の両方において優先処理を可能にし且つ書き込み処理時と読み出し処理時に使用するデータバッファの共通化を図るメモリ制御方式を提供する。 - 特許庁

The write start position of a CDR 40 is detected in a WBL detection circuit 48, and data read from the buffer 46 are expanded so as to write the EFM signals including the margin bits from the position, then supplied to a strategy circuit 36 and written to the CDR 40.例文帳に追加

ＣＤＲ４０の書き出し位置をＷＢＬ検出回路４８で検出し、その位置からマージンビットを含むＥＦＭ信号が書き込まれるようにバッファ４６から読み出したデータを伸長した後ストラテジー回路３６に供給し、ＣＤＲ４０に書き込む。 - 特許庁

When a write request packet is received after that, the link controller 100 sets the first and second packet buffers 301, 302 in the packet buffer for reception and outputs a command or data whose write is requested to an interface circuit 110 via either of the first and second packet buffers 301, 302.例文帳に追加

その後にライトリクエストパケットを受信すると第１、第２のパケットバッファ３０１、３０２を受信用パケットバッファに設定し、ライトが要求されたコマンド又はデータを第１、第２のパケットバッファ３０１、３０２のいずれかを介してインターフェース回路１１０に出力する。 - 特許庁

A control circuit inputs data to the second buffer by control of the data transfer gate without inputting data to the first buffer by control of the data capturing gate in accordance with a time from activation of a write-enable signal to change of a data mask signal.例文帳に追加

制御回路は、ライトイネーブル信号が活性化してからデータマスク信号が変化するまでの間の時間に応じて、データ取り込みゲートの制御により第１のバッファにデータを入力せず、かつデータ転送ゲートの制御により第２のバッファにデータを入力する。 - 特許庁

A decoder block of the printer stores a result obtained by decoding compressed data in an internal buffer memory, reads out it as reference line data when decoding a next line to perform decode operation, and reads out the data stored in the buffer memory to write it to the main memory during copy operation for a previous line as well.例文帳に追加

プリンタのデコーダブロックは圧縮データをデコードした結果を、内部のバッファメモリへ蓄え、次ラインのデコード時に、参照ラインデータとして、読み出し、デコード動作し、また、前ラインのコピー動作時も、バッファメモリに保持されているデータを読み出し、メインメモリへ書き出す。 - 特許庁

The image processing device further obtains off-screen image data by sequentially drawing the plurality of drawing elements into the off- screen buffer having been secured as opaque elements, and executes transparent processing with respect to the off-screen image data having been obtained so as to write the off-screen image data into an on-screen buffer.例文帳に追加

そして、確保されたオフスクリーンバッファに、複数の描画要素を不透明要素として順次描画することによりオフスクリーン画像データを取得するし、取得されたオフスクリーン画像データに対して透明化処理を施した上でオンスクリーンバッファに書き込む。 - 特許庁

To provide a semiconductor memory device in which the timing of the readout/write operation of a data signal can be controlled precisely without being affected by fluctuation in a power-supply voltage due to the operation of an output buffer.例文帳に追加

出力バッファの動作による電源電圧変動の影響を受けずに正確にデータ信号の読出／書込のタイミング制御ができる半導体記憶装置を提供する。 - 特許庁

A buffer provided between processing sections A, B comprises shift registers 10, 20, an input selector section 30, an output selector section 40, a write control section 50 and a read control section 60.例文帳に追加

処理部Ａ，Ｂ間に設けられるバッファは、シフトレジスタ１０、２０と、入力セレクタ部３０、出力セレクタ部４０と、書き込み制御部５０、読み込み制御部６０とで構成される。 - 特許庁

In this constitution, it is possible to write high-quality data in which interpolation noise or the like are not included as much as possible by setting the comparison condition strictly in the buffer memory and to make the data to be decided.例文帳に追加

この構成であれば、比較条件を厳しく設定してできるだけ補間ノイズ等がふくまれない高品質のデータをバッファメモリに書き込んで確定させていくことが可能となる。 - 特許庁

Further, after drive for the bit lines (BL_j, /BL_j) by a write-buffer (8) is started, amplification of potential difference of the selection bit lines (BL_j, /BL_j) by a sense amplifier (5_j) is started.例文帳に追加

更に、ライトバッファ（８）による選択ビット線（ＢＬ_ｊ、／ＢＬ_ｊ）の駆動が開始された後、センスアンプ（５_ｊ）による選択ビット線ＢＬ_ｊ、／ＢＬ_ｊの電位差の増幅が開始される。 - 特許庁

This semiconductor memory is provided with a write amplifier controlling part 14 and an I/O data buffer/register 22 corresponding to the both data transfer systems of a DDR(double data rate) system and an SDR system as data transferring means.例文帳に追加

ＤＤＲ方式とＳＤＲ方式の双方のデータ転送方式に対応したライトアンプ制御部１４とＩ／Ｏデータバッファ／レジスタ２２とをデータ転送手段として有する。 - 特許庁

An electronic still camera is provided with a CMOS imaging board, and the CMOS image sensor of the CMOS imaging board images an object to obtain image data of an image and to write the data to a buffer memory.例文帳に追加

電子スチルカメラはＣＭＯＳ撮像板を備え、このＣＭＯＳ撮像板のＣＭＯＳイメージセンサによって被写体を撮像し、画像の画像データを得、バッファメモリに書き込む。 - 特許庁

To provide a semiconductor memory device which has such constitution that a SRAM is interchangeable with an interface using a DRAM core and which has no buffer for adjusting write timing.例文帳に追加

本発明は、ＤＲＡＭコアを用いてＳＲＡＭとインターフェースが互換の構成であり、書き込みタイミング調整用のバッファを持たない半導体記憶装置を提供することを目的とする。 - 特許庁

A stream output control part 205A reads the digital signal from the temporary write buffer 204, and records the read signal to a 1st recording device 105 among two or more recordable recording devices.例文帳に追加

ストリーム出力制御部２０５Ａは、一時書込みバッファ２０４からデジタル信号を読み出し、記録可能な複数の記録装置のうち第１の記録装置１０５に記録する。 - 特許庁

The offset time is added to the time difference from the timing of the event data right before the end to the end timing to calculate the timing of event data right before the end and write it to the reverse reproduction buffer area.例文帳に追加

エンド直前のイベントデータのタイミングからエンドタイミングまでの時間差に、オフセット時間を加算して、エンド直前のイベントデータのタイミングを計算し、逆再生バッファエリアに書き込む。 - 特許庁

A microprocessor 8 stores the data in a first memory 4 when the sector data stored in the write buffer is sector data of an odd number, and stores the data in a second memory 5 when the sector data is sector data of an even number.例文帳に追加

マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。 - 特許庁

A tape drive receives write requests and a synchronization request of a plurality of data pieces from a host device, performs a synchronization process (storing buffer data in a tape medium), and returns a completion of the synchronization request to the host device.例文帳に追加

テープドライブは、上位装置から複数のデータのＷｒｉｔｅ要求、同期要求を受取り、同期処理（バッファのデータをテープ媒体に記録）をして完了を上位装置返す。 - 特許庁

The data stored in the buffer 3ca are write-transferred to a designated data storage area inside the data processing part 2 via the bus 1 by DMA by the memory control part 3c.例文帳に追加

そして、メモリ制御部３ｃにより、バッファ３ｃａに格納されたデータが、バス１を介してデータ処理部２内の指定されたデータ記憶領域にＤＭＡによりライト転送される。 - 特許庁

A character code processing part 502 acquires image data for a character corresponding to the character code fed from the line feed code processing part 501 from a character ROM 83c to write them in a frame buffer 89b.例文帳に追加

文字コード処理部５０２は、改行コード処理部５０１から供給された文字コードに対応する文字の画像データを文字ＲＯＭ８３ｃから取得してフレームバッファ８９ｂに書き込む。 - 特許庁

A writing control circuit 31 of a memory cross control circuit writes transfer data through its own system memory write access or the other system memory cross bus in an FIFO 32 being an inside buffer.例文帳に追加

メモリ交差制御回路の書込み制御回路３１は自系メモリライトアクセスあるいは他系からのメモリ交差バス経由の転送データを内部バッファであるＦＩＦＯ３２に書込む。 - 特許庁

The bit buffer 22 uses a clock same as the optimal clock provided to the identifier 21 as a write clock and uses a system clock of 1244.16 MHzk that is a system clock of the OLT, for reading.例文帳に追加

ビットバッファ２２は、識別器２１に供給される最適クロックと同一のクロックを書込みクロックとして用いて、読出しにはＯＬＴのシステムクロックである1244.16MHz kのシステムクロックを用いる。 - 特許庁

And, the input buffer circuit 21 compares input voltage DIN of write-in data with the reference voltage VREF, and outputs output data in accordance with the comparison result to an internal circuit.例文帳に追加

そして入力バッファ回路２１は、書込みデータの入力電圧ＤＩＮを基準電圧ＶＲＥＦと比較し、その比較結果に応じた出力データを内部回路へ出力する。 - 特許庁

When write from a local bus to a host bus is conducted, a first selector 137 selects an address of a FIFO pointer and stores the address and data in the FIFO buffer of the external memory 150.例文帳に追加

ローカルバスからホストバスへの書き込みがあった場合、第１のセレクタ１３７がＦＩＦＯポインタのアドレスを選択して外付けメモリ１５０のＦＩＦＯバッファにアドレスとデータを格納する。 - 特許庁