「write-buffer」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

Then, an up/down counter circuit 52 controls an output buffer size on the basis of the compared result of the voltage comparator circuit 51 synchronously with the system clock CK and in a specified operating state such as read, write or Nop activating an OE signal, an updating control register circuit 53 updates output buffer size data.例文帳に追加

そして、アップ／ダウンカウンタ回路５２は、システムクロックＣＫに同期して、電圧比較回路５１の比較結果に基づいて出力バッファサイズを制御し、更新制御レジスタ回路５３は、ＯＥ信号が活性化するリードやライトあるいはノップ（Ｎｏｐ）といったの特定のオペレーティング状態になると、出力バッファサイズデータを更新する。 - 特許庁

A plurality of coefficient selecting circuits 105a, 105b are provided for each of the plurality of process units to determine the indexes of the zero and non-zero coefficients in the coefficient string to be regenerated by outputs of the plurality of tables, transfer the non-zero coefficient to the output buffer, and write the zero coefficient to the output buffer.例文帳に追加

複数の係数選択回路１０５ａ及び１０５ｂは複数の処理単位毎に設けられ、複数のテーブルの出力にて、再現される係数列のゼロ係数及び非ゼロ係数のインデックスを決定し出力側バッファへ非ゼロ係数を転送し出力側バッファへゼロ係数を書き込む。 - 特許庁

Buffer memories 3, 5 for a data signal from the STM1 signal to the VC3 signal are placed in parallel for configuring a sole stage, and the write control of the buffer memories 3, 5 is made, on the basis of a result of an AU(administrative unit) pointer processing, and read control is conducted according to the result of staff information processing in the VC3.例文帳に追加

ＳＴＭ１信号からＶＣ３信号に至るデ−タ信号用のバッファメモリ３，５を並列に配置して唯一１段とし、そのバッファメモリ３，５の書込み側制御をＡＵポインタ処理結果に基づいて行い、読出し側制御をＶＣ３内のスタッフ情報処理結果に基づいて行っている。 - 特許庁

A plotting circuit 154 writes the image element data read from the read address of the fixed address area 155A to a write address in a frame buffer memory 156 to be stored in response to the reception of a fixed address specification display command.例文帳に追加

描画回路１５４は、固定アドレス指定表示コマンドの受信に応答して固定アドレスエリア１５５Ａの読出アドレスから読み出した画像要素データをフレームバッファメモリ１５６における書込アドレスに書き込んで記憶させる。 - 特許庁

In this case, since the number of times of data read from and write of data to a memory is less than the case when accessing is made to the transmission buffer section 105 or the like for rewriting data, a time required for rewrite processing can be shortened.例文帳に追加

この場合、送信バッファ部１０５等にアクセスして書き換えを行う場合と比べ、メモリからのデータ読み出し／メモリへのデータ書き込みの回数が少なくてすむので、書き換え処理にかかる時間を短縮できる。 - 特許庁

While one of first and second buffer memories 22, 23 stores the composite data in the unit of frames under the control of a write control section 21 and a read control section 24, the other outputs stored composite data.例文帳に追加

書込み制御部２１と読出し制御部２４により、第１バッファ・メモリ２２と第２バッファ・メモリ２３との一方にフレーム単位で結合データが格納される間、他方から記憶済みの結合データが出力される。 - 特許庁

To solve the problem that the accuracy of a delay signal using for the fine adjustment of a pulse width of the laser irradiation is affected by the variance of the delay amount due to the wiring load of a delay buffer, or the like, as the speed of the write-in to a disk is increased to the high magnifying speed.例文帳に追加

ディスク書き込みが高倍速になるにつれて、レーザーを照射するパルス幅の微調整に用いる遅延信号の精度に、遅延バッファの配線負荷等による遅延量のバラツキが影響してくる。 - 特許庁

Then, a CPU 22 controls the write and read of the head cache part 24 and the ring buffer part 25 and performs control so that data can be successively read from the data cached in the head cache part 24 during seek execution.例文帳に追加

そして、ＣＰＵ２２は、先頭キャッシュ部２４及びリングバッファ部２５の書き込み及び読み出しを制御すると共に、シーク実行中には先頭キャッシュ部２４にキャッシュされたデータから順に読み出すよう制御する。 - 特許庁

Further, prior to the writing of data 22 outputted from the CPU 12 to the write buffer 18, the continuity of an address 24 is examined, and information related to the continuity is stored in pairs with writing data 22.例文帳に追加

更に、ＣＰＵ１２から出力されたデータ２２をライトバッファ１８に書き込むのみ先立ってアドレス２４の連続性について調べ、その連続性に関する情報を書込み用データ２２と対にして格納する。 - 特許庁

When not entering an internal operation mode, an external clock generation circuit 40 receives an "H" level mode instruction signal RDY, and generates an external clock signal T1 synchronized with a write command buffer signal TXLWE.例文帳に追加

外部クロック発生回路４０は、内部動作モードにエントリしていないときには、「Ｈ」レベルのモード指示信号ＲＤＹを受けて、ライトコマンドバッファ信号ＴＸＬＷＥに同期した外部クロック信号Ｔ１を発生する。 - 特許庁

The data transfer of a communication control part is all represented by write commands and the configuration (setting of address space) on the PCI bus is used to separate the addressing of the data buffer into logical addresses and physical addresses.例文帳に追加

通信制御部のデータ転送を書込みコマンドで全てを表すとともに、ＰＣＩバス上のコンフィグレーション（アドレス空間の設定）を用いることにより、データバッファのアドレッシングを論理アドレスと物理アドレスに分離する。 - 特許庁

Accordingly, the security protection mode (third level of privilege) constructed by an unaggressive method is provided on a processor system 10 including a processor core, a command and data cache, a write buffer and a memory management unit.例文帳に追加

この様に、プロセッサ・コア、命令およびデータ・キャッシュ、書き込みバッファおよびメモリ管理ユニットを含むプロセッサ・システム（１０）上に、非侵略的な方法で構築された機密保護モード（特権の第３レベル）が具備される。 - 特許庁

When line buffers 17, which hold data read from a memory section 7, do not exist in a plural line buffer section 8, data held in any one of the buffers 17 are copied and the data are temporarily retracted in write back buffers 18.例文帳に追加

複数ラインバッファ部８内にメモリ部７から読み出したデータを保持するラインバッファ１７がない場合、いずれかのラインバッファ１７に保持されているデータをコピーしてライトバックバッファ１８に一時的に退避させる。 - 特許庁

Also, the history recording unit 20 records the classified significant information in a uni-directional write-region 23a whose overwriting is inhibited, and records the normal event in a ring buffer region 23b whose overwriting is not inhibited.例文帳に追加

また、履歴記録ユニット２０は、分類した重要なイベント情報を、上書きが禁止された一方向書込領域２３ａに記録し、通常のイベントを上書きが禁止されていないリングバッファ領域２３ｂに記録する。 - 特許庁

The process is made so that the information of a defective memory cell under previous testing condition is transcribed or transferred to the buffer memory from the fail memory while being in parallel with a write-in to a memory to be tested of a back pattern under the next test condition.例文帳に追加

先の試験条件における不良メモリセル情報を次の試験条件における背面パターンの被試験メモリへの書き込みと並行してフェイルメモリからバッファメモリに転写あるいは転送する。 - 特許庁

The writing of data in the write buffers 20, 21 and the read buffer 45 is permitted only in a cycle asserted by a synchronizing signal 12 for informing of the safe timing of data transfer between the clocks 10, 11.例文帳に追加

この際、ライトバッファ２０、２１、リードバッファ４５へのデータの書き込みは、クロック１０とクロック１１の間のデータの受け渡しの安全なタイミングを通知する同期信号１２のアサートされたサイクルでのみ許可される。 - 特許庁

The buffer write control 43 reads the next descriptor and the compressed data when the data size of the compressed data exceeds the designated size by the descriptor or when the decompressor 26 inputs the termination data signal notification.例文帳に追加

バッファライト制御部４３は、圧縮データのデータサイズがディスクリプタ指定のサイズを越えているか、伸長器２６から終端データ信号通知が入力されると、次のディスクリプタと圧縮データの読み出しを行わせる。 - 特許庁

Once the CPU 131 writes output signal data to the write buffer 133, a control register sequencer 150 loads the data to the shift register 135 and then serially transfers them to an output port 111 of an I/O control part 110.例文帳に追加

制御レジスタシーケンサ１５０は、ＣＰＵ１３１が出力信号データをライトバッファ１３３に書き込んだら、シフトレジスタ１３５へロードした後、Ｉ／Ｏ制御部１１０の出力ポート１１１へシリアル転送する。 - 特許庁

There is provided an add processing to subject one arbitrary waveform sample among the waveform buffers to prescribed level control and to again write the waveform sample in the same storage position in addition to the waveform sample stored in the another arbitrary waveform buffer.例文帳に追加

また、波形バッファのうちの任意の１つの波形サンプルに所定のレベル制御を施して別の任意の波形バッファに記憶された波形サンプルに足して再び同記憶位置に書き込むａｄｄ処理を備える。 - 特許庁

The format determining unit 913 makes a data selector 914 select either an output signal of the RGB encoder A or an output signal of the RGB encoder B according to the subtracted results and write the selected signal in the frame buffer 92.例文帳に追加

フォーマット判定器９１３は減算結果よりＲＧＢエンコーダＡの出力信号か、ＲＧＢエンコーダＢの出力信号いずれかを、データセレクタ９１４に選択させ、フレームバッファ９２に書き込ませる。 - 特許庁

Although certain buffers of some visuals on some systems may never require repainting (the depth buffer, for example), it is incorrect to write a program assuming that these buffers will not be damaged.例文帳に追加

一部のシステムでは、一部のビジュアルの特定のバッファ(例えばデプスバッファ)は再描画を全く必要としないことがあるが、このようなバッファの内容が壊れないことを前提としてプログラムを書くことは間違いである。 - XFree86

The write table register and the read table register are a means capable of continuously or discontinuously accessing the whole interior of the divided buffer by a plurality of the number of times so that printing by a plurality of the number of times makes a 100% image.例文帳に追加

書き込みテーブルレジスタ及び読み出しテーブルレジスタは、複数回の印字を行うことで１００％の画像となるように、分割されたバッファ内全体を、連続或いは不連続に複数回アクセスできる手段。 - 特許庁

Also, the SDRAM is provided with a SFF 32 latching an output signal DQM 1 of the input buffer 31 by an internal clock signal CLK 1 from the clock buffer 21, the input buffer 33 inputs a synchronous mask control signal DQMS from the SFF 32, a bank active recognizing signal BACT and a write-in state recognizing signal WENZ, and is activated/inactivated by the synchronous mask control signal DQMS.例文帳に追加

入力バッファ３１の出力信号ＤＱＭ１をクロックバッファ２１からの内部クロック信号ＣＬＫ１にてラッチするＳＦＦ３２を備え、入力バッファ３３は、ＳＦＦ３２からの同期マスク制御信号ＤＱＭＳと、バンクアクティブ認識信号ＢＡＣＴと書き込み状態認識信号ＷＥＮＺを入力し、アクティブ状態において同期マスク制御信号ＤＱＭＳにによって活性化／非活性化する。 - 特許庁

The disc storage device stores the write data stored in the data buffer 14 in a saving region provided in a storage disc 19 in response to reception of the power save command, executes the power save command, and reports a response to the host.例文帳に追加

ディスク記憶装置は、パワーセーブコマンドを受信したことに応じて、データバッファ（１４）内の格納されたライトデータを、記憶ディスク（１９）に設けられた退避領域に格納し、パワーセーブコマンドを実行して、ホストに応答を報告する。 - 特許庁

Mask data is synthesized with write-in data in a data generating circuit 18, quaternary output data corresponding to writing '1', writing '0', writing mask, and no operation is generated at a pair of output terminal connected to a data buffer 16.例文帳に追加

マスクデータは、データ生成回路１８において書き込みデータと合成され、データバッファ１６に接続される出力端子対に、“１”書き込み、“０”書き込み、マスク書き込み及びノーオペレーション動作に対応させた４値出力データが発生される。 - 特許庁

At the write-in processing, a data area, which becomes an object area, is determined on the basis of a value of a buffer determination flag area 1508, and the renewals of the data block areas and preliminary block areas are carried out in the corresponding address control areas.例文帳に追加

書き込み処理時には、バッファ判定フラグ領域１５０８の値を基に対象領域となるデータ領域を判断し、該当するアドレス管理領域においてデータブロック領域と予備ブロック領域のブロック番号の更新を行う。 - 特許庁

A write control circuit 102 successively selects line buffers 101-k (k=1 to N) synchronously with a horizontal synchronizing signal HSIN_N of an input video and writes a pixel signal of one line of the input video in each selected line buffer.例文帳に追加

書き込み制御回路１０２は、入力映像の水平同期信号ＨＳＩＮ＿Ｎに同期してラインバッファ１０１−ｋ（ｋ＝１〜Ｎ）を順次選択し、選択したラインバッファに入力映像の１ライン分の画素信号を書き込む。 - 特許庁

To provide a network system by which a plurality of clients are allowed to share a file through a network for preventing the request receiving buffer of a file server from overflowing even when a Write request is simultaneously generated in the plurality of clients.例文帳に追加

複数のクライアントがネットワークを介してファイルを共有しているネットワークシステムにおいて、複数のクライアントにおいて同時にＷｒｉｔｅ要求が発生しても、ファイルサーバの要求受信バッファが溢れないようにする。 - 特許庁

At the time of discriminating that they are different, a write control circuit 26 makes a cell resident number detection circuit 23 perform control so as not to count the pertinent cell as a resident cell and makes a buffer 22 perform the control so as not to store the pertinent cell.例文帳に追加

異なると判別されたとき、書込制御回路２５は、セル滞留数検出回路２３に、該当するセルを滞留セルとしてカウントしないように、また、バッファ２２に、該当するセルを記憶させないように制御させる。 - 特許庁

The memory controller determines, upon receipt of a write command from the host system (YES in S3), whether a logical page of a writing destination of user data given from the host system is matched to a logical page of a writing destination of existing data in the buffer (S4).例文帳に追加

メモリコントローラは、ホストシステムから書き込みコマンドを受信すると（Ｓ３でYes）、ホストシステムから与えられるユーザデータの書き込み先の論理ページと、バッファ内の既存データの書き込み先の論理ページとが一致するかどうか判断する（Ｓ４）。 - 特許庁

To provide a nonvolatile storage device for allowing a host device to obtain a physical state of a nonvolatile memory and alternately write a plurality of files with a small buffer size at a high speed, and to provide the host device and a non-volatile storage system.例文帳に追加

ホスト装置が不揮発性メモリの物理的な状態を把握して、少ないバッファサイズで複数のファイルを交互に高速に書き込むことが可能な不揮発性記憶装置、ホスト装置および不揮発性記憶システムを提供する。 - 特許庁

When the memory controller receives a write command from the host system (YES at S3), the memory controller decides whether a logical page to be used for writing user data given from the host system corresponds to a logical page used for writing existing data in the buffer (S4).例文帳に追加

メモリコントローラは、ホストシステムから書き込みコマンドを受信すると（Ｓ３でYes）、ホストシステムから与えられるユーザデータの書き込み先の論理ページと、バッファ内の既存データの書き込み先の論理ページとが一致するかどうか判断する（Ｓ４）。 - 特許庁

A control part 100 obtains the moving image data generated by the camera part 20, and divides the data into a plurality of fragments after buffering the data in a data buffer 70 to write the data in a data memory 50 (built-in memory) or a memory card MC (external memory).例文帳に追加

制御部１００は、カメラ部２０によって生成された動画データを取得すると、データバッファ７０にバッファした後、複数のフラグメントに分割して、データメモリ５０（内蔵メモリ）またはメモリカードＭＣ（外部メモリ）に書き込む。 - 特許庁

Thus, not only the waste of the power by forgetting turning-off of the power source is reduced but also the deterioration of a hard disk 10 is prevented by reducing write of useless data into a time shift buffer area caused by forgetting turning-off of the power source.例文帳に追加

これにより、電源の消し忘れによる無駄な電力の消費ができるだけ少なくなることは勿論、電源の消し忘れによるタイムシフトバッファ領域の無駄なデータの書き込みが減り、ハードディスク１０の劣化が防止できる。 - 特許庁

Even though transfer data from a host computer 5 are temporarily stored in a data buffer memory 9, a write/read controlling part 8 extracts the transfer data from it and outputs it to a hard disk drive 1 through an HDD inputting and outputting part 10.例文帳に追加

ホストコンピュータ５からの転送データはデータバッファメモリ９に一時記憶されるが、書込・読込制御部８はこれから転送データを取り出し、これをＨＤＤ入出力部１０を介してハードディスク装置１に出力する。 - 特許庁

Audio data obtained from a digital signal processing part 15 are, after writing into a buffer memory 17 from a write-in control part 16a by synchronizing to the processing operation, read out to an audio reproducing circuit 16c at a specified speed and outputted.例文帳に追加

デジタル信号処理部１５から得られるオーディオデータを、その処理動作に同期して書き込み制御部１６ａからバッファメモリ１７に書き込んだ後、一定の速度で音声再生回路１６ｃに読み出して出力する。 - 特許庁

In a buffer circuit 40A of a write-scan circuit 40, a capacity element C is connected between an output node Nin of a front stage circuit 41 and a gate electrode of a PMOS transistor 421 configuring the final output stage 42.例文帳に追加

書込み走査回路４０のバッファ回路４０Ａにおいて、前段回路４１の出力ノードＮinと、最終出力段４２を構成するＰＭＯＳトランジスタ４２１のゲート電極との間に容量素子Ｃを接続する。 - 特許庁

When the reproduction of the preceding VOBU is finished, the stream separation section 107 changes a value of a system clock STC (ST 705) and restarts the data write of the VOBU next to the preceding VOMU and succeeding VOBUs to each elementary buffer.例文帳に追加

前記先行ＶＯＢＵの再生が終了すると、ストリーム分離部１０７はシステムの時計ＳＴＣの値を変更する（ＳＴ７０５）と共に、前記各エレメンタリバッファへの前記後続ＶＯＢＵ以降のデータ書込みを再開する。 - 特許庁

The data storage quantity of the buffer memory 1 is controlled by supplementing TS packet data from the packet data transmitter 30 with cooperation of a memory quantity monitor section 2, a packet data request section 3, and a packet data write section 4.例文帳に追加

このバッファメモリー１におけるデータ蓄積量は、メモリー量監視部２、パケットデータ要求部３、パケットデータ書込み部４の協力により、パケットデータ送出装置３０からのＴＳパケットデータを補充することにより制御されている。 - 特許庁

The read counter 4 increments synchronously with the read clock CKr only while the write end signal is inputted, and an output signal controller outputs data stored in the buffer indicated by the incremented value Cr.例文帳に追加

読み出しカウンタ４は、書き込み終了信号が入力されている間のみ、読み出しクロックＣＫｒに同期してインクリメントし、出力信号制御部は、そのインクリメント値Ｃｒが示すバッファに格納されたデータを出力する。 - 特許庁

When the difference is level or more, the data of the field in which write-in is not completed may be started to read out, inversely, memory capacity of the buffer memory can be reduced by a region in which the data is not yet written of the field to be read out.例文帳に追加

前記差分が一定以上有れば、書き込み未完フィールドのデータを読み出し開始しても何ら支障なく、逆に、読み出し対象フィールドのデータ書き残し領域の分だけ、バッファメモリの記憶容量を小さくできる。 - 特許庁

To shorten the writing time by effectively using the function possessed by a memory 14 in a memory control circuit 10 provided between a CPU 12 and the memory 14 to enable the writing of data to the memory 14 through a write buffer 18.例文帳に追加

ＣＰＵ１２とメモリ１４間にあって、ライトバッファ１８を介してメモリ１４に対するデータの書き込みを可能とするメモリ制御回路１０において、メモリ１４の持つ機能を有効に利用して書き込み時間の短縮を図る。 - 特許庁

Under this control, a shift in output timing of a buffer of a final stage due to the characteristic variation of the transistor is suppressed small to suppress variation in pulse width of a write scanning signal WS and then variation in mobility correction period.例文帳に追加

この制御により、トランジスタの特性変化に起因する最終段のバッファの出力タイミングのシフトを小さく抑えることで、書込み走査信号ＷＳのパルス幅の変動、ひいては、移動度補正期間の変動を抑える。 - 特許庁

A windowing display using deferred drawing commands operates by processing the drawing commands that write to a tile 22 of a frame buffer 30 to form one or more new pixel values stored within a tile memory 40.例文帳に追加

遅延描画コマンドを用いるウィンドウ表示は、タイルメモリ４０内に記憶された１つまたは複数の新規のピクセル値を形成するようにフレームバッファ３０のタイル２２に対して書き込む描画コマンドを処理することにより動作する。 - 特許庁

A switching network circuit receives the read/write signal and the address signal from the register/buffer circuit, when the port block signal from the access confliction preventing circuit does not exist, the switching network circuit generates a bank selecting signal and activates the selected bank.例文帳に追加

スイッチングネットワーク回路は、レジスタ・バッファ回路からリード／ライト信号とアドレス信号を受け取り、アクセス競合回避回路からのポートブロック信号がない場合に、バンク選択信号を生成して選択されたバンクを活性化する。 - 特許庁