「zero bit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The incident position of the zero order diffraction light, and ±first order diffraction light moves with same interval as it is in the three-bit equivalent region respectively.例文帳に追加

０次光、±１次回折光の入射位置は、等間隔のまま、それぞれ３ビット相当の領域を移動する。 - 特許庁

When no thread to lock an object exists 1, zero is stored in both of a field for lock and a competitive bit.例文帳に追加

オブジェクトをロックしているスレッドが存在しない場合（１）には、ロック用フィールド及び競合ビット共に０が格納される。 - 特許庁

An error correction encoder 23 executes error correction encoding processing of approximating the error rate of the decoding bit system to zero.例文帳に追加

誤り訂正符号化器２３は、復号ビット系列の誤り率を０に近づける誤り訂正符号化処理を実行する。 - 特許庁

Next, an address of each cell to which zero is to be written is specified using the additional bit line and the additional word line, clear is performed (206).例文帳に追加

次に、ゼロを書き込むべきセルのそれぞれを、追加のヒ゛ットラインおよび追加のワードラインを用いてアドレス指定してクリアする(206)。 - 特許庁

A low-order one-bit counter 102 is built in the original LSI 100 and a sub zero detecting circuit 101 for the subcounter 102 is arranged.例文帳に追加

その下位１ビットカウンタ１０２を元ＬＳＩ１００側に組み込み、サブカウンタ１０２のサブ０検出回路１０１を設ける。 - 特許庁

When there is a run length larger than the (k), a run length detector detects the run length and a bit inverter inverts a bit '0' into a bit '1' at the midpoint of the run length, to attain NRZI(non-return to zero inversion) modulation.例文帳に追加

ｋよりも大きなランレングスが発生した場合には、ランレングス検出器において、そのランレングスが検出され、ビット反転器において、ランレングスの中点でビット“０”からビット“１”への反転がなされ、ＮＲＺＩ変調される。 - 特許庁

Each i-bit low enlarging circuit performs a zero, one or certain unspecified bit output and outputs the low corresponding to the enlargement processing of the low of the i-th time.例文帳に追加

個々のｉビットｌｏｗ拡大回路からは、０、１、または未確定のいずれかのビット出力、及びｉ回目のｌｏｗの拡大処理に対応するｌｏｗが出力される。 - 特許庁

Convert a 1-bit monochrome image to an 8 bit greyscale or color image.All pixels that are zero-valued on input get value p0 on output and all one-value input pixels get value p1 on output.例文帳に追加

1ビットモノクロが象画像を8ビットのグレースケールまたはカラー画像に変換します。 入力で値ゼロの全てのピクセルは出力では値p0を取り、値0の入力ピクセルは出力では値p1を取ります。 - Python

A sense amplifier 140 compares a potential of the bit line BL1 with a potential of the BL2, amplifies the higher potential to Vcc and amplifies the lower potential to zero volt.例文帳に追加

センスアンプ１４０は、ビット線ＢＬ１，ＢＬ２の電位を比較して、高い方をＶccに増幅し且つ低い方を零ボルトに増幅する。 - 特許庁

The cycle management bit CMBT is set to zero at even cycles or one at odd cycles (and vice versa) so as to allow cycle management for mutual pointers.例文帳に追加

周回管理ビットＣＭＢＴは偶数周の時0、奇数周の時1（逆でも可）のように相互のポインタの周回管理を行う。 - 特許庁

If non-zero, this disables the new 32-bit memory-mapping layout; the kernel will use the legacy (2.4) layout for all processes. 例文帳に追加

0 以外の場合、新しい 32ビットメモリマッピング配置が無効になり、カーネルは全てのプロセスに対して従来の (カーネル 2.4 の) 配置方法を使用する。 - JM

This multiplier with an asynchronous code includes N pieces of partial product generators (PPG); an arithmetic module; and a preceding zero bit detector.例文帳に追加

Ｎ個の部分積生成器（ＰＰＧ）と、演算モジュールと、先行ゼロビット検出器とを含む非同期式符号付き乗算器を提供する。 - 特許庁

A low-order bit reduction device 18 replaces low-order N bits of conversion coefficient data of the surrounding part outputted from the converter 12 with zero.例文帳に追加

下位ビット削除装置１８は、周辺部分について、装置１２の出力する変換係数データの下位Ｎビットを０で置換する。 - 特許庁

When the (N-1)th bit of the dividend is 1 and the (2N-M-1)th bit of the dividend is zero, 1 is subtracted from a value to be expressed by (2N-M) to (X-1)th bits of the dividend and a result as a high-order bit of the quotient is obtained (78).例文帳に追加

被除数の（Ｎ−１）番目のビットが１であり、被除数の（２Ｎ−Ｍ−１）番目のビットが０であれば、被除数の（２Ｎ−Ｍ）から（Ｘ−１）番目のビットで表す値から１を減じ、商の上位ビットとしての結果を得る（７８）。 - 特許庁

In one embodiment, the method includes: a data coding step of coding data in a vector of data based on indications of whether the data are zero or non-zero identified using a tree data structure; and a bit stream producing step for producing a bit stream based on coded data.例文帳に追加

一実施形態では、方法は、ツリーデータ構造を使用して特定された、データがゼロであるか又は非ゼロであるかの指標に基づいて、データのベクトル中のデータをコード化するデータコード化ステップと、コード化されたデータに基づいてビットストリームを生成するビットストリーム生成ステップとを備える。 - 特許庁

A polarization extent is minimized by modulating a signal to simultaneously obtain two vertical polarized components within one bit and when performing the PMD, an NRZ (Non Return to Zero) signal is changed into an RZ (Return to Zero) signal, so that the bit interference caused by the polarizing mode dispersion is reduced.例文帳に追加

１つのビット内に２つの垂直した偏光成分を同時に持つように信号を変調して偏光程度を最小化し、偏光モード分散が行われる場合、ＮＲＺ信号がＲＺ信号に変わるようにすることによって、偏光モード分散によるビット間の干渉を低減する。 - 特許庁

The result of accumulation of a plurality of bits in an accumulation part of a driving waveform generating circuit is set at such a prescribed set value that a value, which is expressed by a specific higher-order bit in prescribed setting timing through the use of a floor signal, is not zero and that all lower-order bits except the specific higher-order bit are zero.例文帳に追加

駆動波形生成回路の累算部における複数ビットの累算結果を、フロア信号を用いて所定の設定タイミングにおいて特定の上位ビットで表される値がゼロではなく、特定の上位ビット以外の下位ビットがすべてゼロになるような所定の設定値に設定する。 - 特許庁

The deformation matrix H_G satisfies a submatrix D corresponding to the information bit sequence being a zero matrix, and a submatrix B corresponding to a part of the parity bit sequence is a unit matrix.例文帳に追加

変形行列Ｈ_Ｇにおいて、情報ビット系列に対応するサブ行列Ｄはゼロ行列であることを満たし、パリティビット系列の一部に対応するサブ行列Ｂは単位行列であることを満たす。 - 特許庁

When the transfer instruction bit 59 is one, DMA transfer of the image data from the image memory is carried out, while DMA transfer of the blank data stored in a ROM in an input/output DMA controller is carried out when the bit is zero.例文帳に追加

転送指示ビット５９が「０」のときは画像メモリから画像データをＤＭＡ転送し、「０」のときは入出力ＤＭＡコントローラのＲＯＭに記憶されている白データをＤＭＡ転送する。 - 特許庁

When the bit 7 (block protection) of the protective register is enabled (set to zero), the contents of a primary security section 214 made non-readable and non-writable.例文帳に追加

１次セキュリティ・セクション２１４の内容は、保護レジスタのビット７（ブロックプロテクト）がイネーブル（ゼロにセット）されると、読取り不可で書込み不可にされる。 - 特許庁

CIRCUIT FOR EXTRACTING BIT TRANSITION POINT FROM NON-ZERO RECOVERY SIGNAL, PHASE-LOCKED CLOCK RECOVERY CIRCUIT USING THE SAME, AND METHOD OF CONTROLLING THE SAME例文帳に追加

非ゼロ復帰信号からビットの遷移点を抽出する回路とそれを用いた位相ロッククロックリカバリ回路および前記回路を制御する方法。 - 特許庁

An incomplete data packet is filled with blank (zero-bit) words to constitute one complete data packet comprising the specified number of words.例文帳に追加

不完全なデータ・パケットは空白（ゼロにされたビット）ワードで満たされ、規定された数のワードを備えた１つの完全なデータ・パケットを構成する。 - 特許庁

The image feature amount extractor 30 detects the number of zero-bit plane for each code block of the specific image, based on the encoding parameter of the code stream.例文帳に追加

画像特徴量抽出器３０は、コードストリームの符号化パラメータに基づいて、特定画像のコードブロック毎のゼロビットプレーン数を検出する。 - 特許庁

In the data transmission system, encoding for associating encoded data to difference data obtained by taking difference between n-bit transmission data and the precedent n-bit transmission data so that bit flipping may become less to an n-bit code associated with zero of the difference data as an absolute value of the difference data is small is performed.例文帳に追加

データ伝送システムにおいて、ｎビットの送信データとその前のｎビットの送信データとの差分をとった差分データに対して、差分データの絶対値が小さいほど、差分データの０に対応付けたｎビットの符号に対してビット反転が少なくなるように、差分データに符号化データを対応付ける符号化を行う。 - 特許庁

When there is instruction for the ROI, variable length encoded data VLC other than an ROI selection region 41 of the expansion layer bit stream 12 are converted to zero by an expansion layer region transcoder 15, and then, the encoded data of the low-order side bit plane of the expansion layer bit stream 12 are cut so as to fit into the designated bit rate by the bit rate transcoder 16 and transmitted.例文帳に追加

ＲＯＩの指示があった場合には，拡張レイヤ領域トランスコード部１５により，拡張レイヤビットストリーム１２のＲＯＩ選択領域４１以外の可変長符号化データＶＬＣを０に変換し，その後，ビットレートトランスコード部１６により，指定されたビットレートに収まるように拡張レイヤビットストリーム１２の下位側のビットプレーンの符号化データをカットして送信する。 - 特許庁

One of the bit lines BL and NBL which is on a side of writing data 0 into the flip flop circuit FF such as the bit line NBL is dropped in voltage to the zero potential, by taking a longer time than the time constant of the flip flop circuit FF.例文帳に追加

ビット線ＢＬ、ＮＢＬの内のフリップフロップ回路ＦＦにデータ０を書き込む側のビット線、例えば、ビット線ＮＢＬを、フリップフロップ回路ＦＦの時定数より長い時間をかけて、零電位に降圧する。 - 特許庁

The present invention relates to a method for processing a data stream of a variable length codeword representing an image, an incomplete data packet is filled with blank (zero-bit) words, thereby constituting a complete data packet comprising a predetermined number of words.例文帳に追加

不完全なデータ・パケットは空白（ゼロにされたビット）ワードで満たされて、規定された数のワードを備えた完全なデータ・パケットを構成する。 - 特許庁

While a word line WL is at a zero potential and switch elements S1 and S2 are ON and OFF, bit lines BL and NBL are boosted in voltage to a positive potential VDD.例文帳に追加

まず、ワード線ＷＬを零電位とし、スイッチ素子Ｓ１、Ｓ２がオン、オフの状態で、ビット線ＢＬ、ＮＢＬを正電位ＶＤＤまで昇圧する。 - 特許庁

The bit-stream converter architecture may include a payload length detector (304) and a zero stuffing unit in signal communication with the payload length detector.例文帳に追加

ビットストリーム変換器構築は、ペイロード長さ検出器（３０４）、およびペイロード長さ検出器を有する信号通信内のゼロスタッフィング装置を含み得る。 - 特許庁

A variable length encoding section 107 or 110 outputs an encoded bit stream by one block on the basis of symbol data comprising combinations of zero length and non-zero coefficient of received data and a prediction error distributed by a distribution section 105.例文帳に追加

可変長符号化部１０７又は１１０は、入力されたデータのゼロレングスと非ゼロ係数との組み合わせから成るシンボル・データと分配部１０５で分配される予測誤差値に基づいて、１ブロック分の符号化ビット列を出力する。 - 特許庁

This may comprise altering a Booth recorded bit group to select a negative zero instead of a zero as a partial product, and suppressing addition of the value one to the partial products (thus effectively subtracting the value one).例文帳に追加

これは、部分積としてゼロの代わりに負のゼロを選択するためにブースリコードされたビットグループを変更すること、および部分積への値１の加算を抑制すること（したがって、値１を効果的に減算すること）を備えることができる。 - 特許庁

A bit node operating means 11, when the reliability α is updated, calculates and updates the reliability β of each bit node corresponding to all non-zero elements belonging to the same row as that of elements of the test row of the updated α.例文帳に追加

ビットノード演算手段１１は、信頼度αが更新された場合、αの更新された検査行列の要素と同じ列に属するすべての非零要素に対応する各ビットノードについて信頼度βを算出し更新する。 - 特許庁

To provide a semiconductor memory device permitting to write a data pattern consisting of bit-string data including at least one or more zero logic, and to provide an electrical test method therefor.例文帳に追加

少なくとも１つ以上の０論理を含むビット列データからなるデータパターンを書き込むことができる半導体メモリ素子およびその電気的検査方法を提供する。 - 特許庁

The address conversion part 250 converts the address by replacing a low-order bit part of a length corresponding to the burst size in the start address from the processor with a zero value.例文帳に追加

アドレス変換部２５０はプロセッサからの開始アドレスのうちそのバーストサイズに応じた長さの下位ビット部分をゼロ値に置換することによりアドレス変換を行う。 - 特許庁

A discrete cosine transformation (DCT operation) part 15, a quantization part 16, a bit separation part 17, a zero run group part 18 and a Huffman encoding part 19 are provided inside this image compression device 10.例文帳に追加

画像圧縮装置１０内に離散コサイン変換（ＤＣＴ演算）部１５、量子化部１６、ビット分離部１７、ゼロラン・グループ部１８、ハフマン符号化部１９を設ける。 - 特許庁

The next bit is "0", so that charge zero is sampled in the capacitor C11 (state D) and between the capacitors C10 and C11, charge addition and division are simultaneously performed thereafter (state B).例文帳に追加

次のビットは０なので、コンデンサＣ１１に電荷ゼロをサンプリングし（状態Ｄ）、その後、コンデンサＣ１０とＣ１１との間で電荷の加算と分割を同時に行う（状態Ｂ）。 - 特許庁

A code stream feature amount extraction unit 20 outputs a first vector calculated based on the zero bit plane number for each code block extracted by analyzing the code stream.例文帳に追加

コードストリーム特徴量抽出部２０は、コードストリームを解析して抽出されたコードブロック毎のゼロビットプレーン数に基づき算出された第１のベクトルを出力する。 - 特許庁

The interval of incident position of the -first order diffraction light, zero-th order diffraction light, and +first order diffraction light, is set such that it is made triple pitches (3p) of the bit pattern of a track 31.例文帳に追加

−１次回折光、０次光、＋１次回折光の入射位置の間隔は、トラック３１のビットパターンのピッチの３倍（３ｐ）となるように設定されている。 - 特許庁

In the case of an abnormal end having a bit of zero, an advance to a step S130 is made for specifying an abnormal block and performing necessary error processing, and then, a series of work is finished.例文帳に追加

一方、“０”ビットが有る異常終了の場合には、ステップＳ１３０に進み、異常ブロックを特定して必要なエラー処理を実行してから、一連の作業を終了する。 - 特許庁

A plurality of thin-film layers are provided, and the bit-end electromagnetic anti-magnetic field of these thin-film layers offsets the total positive coupling to provide the duplicate magnetic state in the zero external magnetic field.例文帳に追加

複数の薄膜層を設け、これら薄膜層のビット端静磁気反磁界が構造の全正結合を相殺することにより、ゼロ外部磁界において二重磁気状態を得る。 - 特許庁

A projector 200 clips a 255 or less gradation area at zero, projects a 256 to 511 gradation areas at 0 to 255 gradation and clips a more than 511 gradation areas at 255, with respect to the 10-bit gradation input image.例文帳に追加

プロジェクタ２００は、２５５以下の階調領域を０でクリッピングし、２５６〜５１１階調領域を０〜２５５階調で投影し、５１１を越える階調領域を２５５でクリッピングする。 - 特許庁

In accordance with change of the signal which flows to the signal line 40 from High to Low, for example, zero of one bit is stored in a register 20a provided to an I/O hub 20.例文帳に追加

信号線４０に流れる信号がＨｉｇｈからＬｏｗに変化することに伴って、Ｉ／Ｏハブ２０に設けられるレジスタ２０ａに例えば１ビットの０が記憶される。 - 特許庁

To provide a circuit for extracting a bit transition point from a non-zero recovery signal of a rapidly-operable structure; a phase-locked clock recovery circuit capable of recovering a correct clock even at high speed and using the same; and a method of controlling the same.例文帳に追加

非ゼロ復帰信号からビットの遷移点を抽出する回路とそれを用いた位相ロッククロックリカバリ回路および前記回路を制御する方法を提供する。 - 特許庁

The ROS 20" generates a photoreceptor image 22" with use of a bit pattern provided from the template-matching module 40 and the image 22" is used in a zero graphic operation to generate a required print.例文帳に追加

ROS20”は、テンプレートマッチングモジュール40から提供されるビットパターンを使用してフォトレセプタ画像22”を発生し、この画像22”が要求されたプリントを生成するためにゼログラフィック動作で使用される。 - 特許庁

Subband macro-blocks and subband blocks which are equal to zero are identified as such in the bit stream packets to further reduce the amount of data that must be transferred to the decoder.例文帳に追加

サブバンド・マクロブロックとゼロに等しいサブバンド・ブロックが復号器へ移されなければならないデータ量をさらに減らすためにビットストリーム・パケットにあるようなものとして識別される。 - 特許庁