「zero bit」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

An intermediate data generation part 100 reads out elements in a prescribed order from a zero bit plane number RAM 20 storing 256 array elements with 8-bit addresses added thereto in the order of, for example, raster scan, and writes a minimum value for each 2^(2n) elements to tag plane nRAMs 11 to 15.例文帳に追加

中間データ生成部１００は、例えばラスタスキャン順に８ビットのアドレスが付され２５６個の配列要素が格納されたゼロビットプレーン数ＲＡＭ２０から所定の順序で各要素を読み出し、それぞれ２＾(２ｎ)個毎の最小値をタグプレーンｎＲＡＭ１１〜１５に書き込む。 - 特許庁

A bit string constituting the synchronization marker is set to be a value different from a bit string generated by the transmission unit 50 or a receiving unit 60 when a muting function is invoked in the transmission unit 50 or in the receiving unit 60 which receives the data transmitted from the transmission unit 50, which converges into zero.例文帳に追加

同期マーカを構成するビット列は、送信部５０または当該送信部５０から送信されるデータを受信する受信部６０でミュート機能が発動されたときに送信部５０または受信部６０で生成されるゼロに収束していくビット列と異なる値となるように設定される。 - 特許庁

Thereafter, when a bit value which is buried in pixels is zero, the index value of the non-extended part 2a is set up, and when a bit value is one, image data 3A is formed where the index value of the extended part 2b that indicates the RGB value equal to that indicated by the previously set index value is set.例文帳に追加

その後、ピクセルに埋め込むビット値が０のときは非拡張部２ａのインデックス値が設定され、ビット値が１のときは既設定のインデックス値が指すＲＧＢ値と同じＲＧＢ値を指す拡張部２ｂのインデックス値が設定された画像データ３Ａを作成する。 - 特許庁

A VFM-PP modulation part 12 modulates a data stream to which a DSV control bit is inserted by a DSV control bit decision and insertion part 11 according to the first inversion table to generate a data stream and outputs it to a NRZI part 13 for making NRZI (Non return to Zero inversion).例文帳に追加

ＶＦＭ−ＰＰ変調部１２は、ＤＳＶ制御ビット決定・挿入部１１によってＤＳＶ制御ビットが挿入されたデータ列を、第１の変換テーブルに従って変調して、符号列を生成し、ＮＲＺＩ化を行うＮＲＺＩ化部１３に出力する。 - 特許庁

A projector 300 clips a 512 or less gradation areas at zero, projects a 512 to 767 gradation areas at 0 to 255 gradation and clips a more than 767 gradation areas at 255, with respect to the 10-bit gradation input image.例文帳に追加

プロジェクタ３００は、５１２以下の階調領域を０でクリッピングし、５１２〜７６７階調領域を０〜２５５階調で投影し、７６７を越える階調領域を２５５でクリッピングする。 - 特許庁

A partition bit is chosen to maximize the difference of probability sums of Hit symbols in Zero and One groups, with exceptions for partitions having non Hit symbols in one of the groups.例文帳に追加

ゼロ及びワングループのうちの１つにおいてヒット記号を有さない区画を除外して、区画ビットは、ゼロ及びワングループにおけるヒット記号の確率合計の違いを最大にするために選択される。 - 特許庁

Magnetic elements (10;10';50;50';80) comprise a plurality of thin film layers, and a bit-end electromagnetic anti-magnetic field offsets the total positive coupling of a structure to provide a duplicate magnetic state in the zero external magnetic field.例文帳に追加

磁気エレメント（１０；１０’；５０；５０’；８０）は、複数の薄膜層を含み、ビット端静磁気反磁界が構造の全正結合を相殺することにより、ゼロ外部磁界において二重磁気状態を得る。 - 特許庁

The total value calculating means reads out a data row after the zero-value interpolation, block by block, and calculates a total value for each block, resulting from summing up products of bit values of the PDM signal and a pitch conversion multiple.例文帳に追加

合計値算出手段は、ゼロ値補間後のデータ列をブロック単位で読み出し、各ブロックごとにＰＤＭ信号のビット値とピッチ変換倍数との乗算値を合計した合計値を算出する。 - 特許庁

The method represents the gradient strengths and the difference between them as bit strings; locates the most significant non-zero bit in the larger gradient value; divides the value of the corresponding bit position in the difference string, and a predetermined number of following positions, by increasing powers of 2; sums the results; subtracts the sum from 1.0 and uses the inverse tangent function to calculate the angle of the edge.例文帳に追加

本方法は、勾配強度およびその勾配強度の間の差分値をビットストリングとして表わし、より大きな勾配値の最上位の非ゼロビットの位置を確認し、差分ストリングの対応するビット位置、および所定数の後続の位置の値を増加する２のベキ乗で除算し、その結果を合計し、１．０からその合計を減算し、逆正接関数を用いてエッジ角度を算出する。 - 特許庁

In a step S100, a writing state flag area 304a of the flash memory 302 inside an EEPROM304 is read out and it is inspected whether each bit is zero or not for checking whether writing of the flash memory is finished normally or not.例文帳に追加

ステップＳ１００で、ＥＥＰＲＯＭ３０４内のフラッシュメモリ３０２の書込み状態フラグ領域３０４ａを読み出し、各ビットの“０”の有無を調べ、フラッシュメモリの書込みが正常に終了したかどうかを調べる。 - 特許庁

To provide a device and a method which efficiently encode non-negative integer two-dimensionally arrayed data which requires to be hierarchically encoded in a prescribed order, such as zero bit plane numbers in the JPEG2000 format, in a memory saving manner.例文帳に追加

例えばＪＰＥＧ２０００方式におけるゼロビットプレーン数等のように所定の順序で階層的に符号化する必要のある非負整数２次元配列データを省メモリ且つ効率的に符号化する。 - 特許庁

Wait for completion of a child process, and return a tuple containing its pid and exit status indication: a 16-bit number, whose low byte is the signal number that killed the process, and whose high byte is the exit status (if the signal number is zero); the high bit of the low byte is set if a core file was produced.Availability: Unix.例文帳に追加

子プロセスの実行完了を待機し、子プロセスの pid と終了コードインジケータ-- 16 ビットの数で、下位バイトがプロセスを kill したシグナル番号、上位バイトが終了ステータス (シグナル番号がゼロの場合) -- の入ったタプルを返します; コアダンプファイルが生成された場合、下位バイトの最上桁ビットが立てられます。 利用できる環境: Unix。 - Python

In a system transmitting variable length codewords (for example, MPEG codewords) in data packets by a data and header synthesizer 15, an encoder fills an incomplete data packet having a smaller number of words than a specified number with "zero words" (blank (zero bit) words) having no function to construct a complete data packet including the specified number of words.例文帳に追加

符号化器は、データおよびヘッダ合成機１５により、データ・パケット内で可変長符号ワード（例えば、ＭＰＥＧ符号ワード）を伝送するシステムにおいて、規定された数よりも少ないワードを有する不完全なデータ・パケットに、機能のない”ゼロ・ワード”（空白（ゼロにされたビット）ワード）を満たして、規定された数のワードを備えた完全なデータ・パケットを構成する。 - 特許庁

A variable-length encoding unit 13 performs entropy coding on a value (NumCoeff) which is produced by subtracting "1" from the number of non-zero quantization coefficients among a plurality of quantization coefficients aligned in one dimension, and executes a symbol encoding step performing entropy coding and the like on 1-bit symbol (SIG) indicating whether a quantization coefficient arranged in one dimension is non-zero.例文帳に追加

可変長符号化部１３が、１次元に配列された複数の量子化係数の中で、非ゼロの量子化係数の個数から１を減じている値（ＮｕｍＣｏｅｆｆ）をエントロピー符号化するとともに、１次元に配列された量子化係数が非ゼロであるか否かを示す１ビットシンボル（ＳＩＧ）をエントロピー符号化するシンボル符号化ステップなどを実行する。 - 特許庁

To reduce an average difference between the brightness of a plurality of pixels before transformation and the brightness after the transformation to zero even if a change in brightness occurs in gradation transformation in the three-dimensional bit map data obtained by a CT apparatus.例文帳に追加

ＣＴ装置で得られる３次元ビットマップデータについて、階調変換で輝度変化を生じても、複数の画素についてみた場合に変換前の輝度と変換後の輝度で平均的な差を０とすることができるようにする。 - 特許庁

The image feature amount output unit 30 outputs a second vector calculated based on the zero bit plane number for each code block of a specific image 501 by using the encoding parameter other than the quantization step size of the code stream 500.例文帳に追加

画像特徴量出力部３０は、コードストリーム５００の量子化ステップサイズ以外の符号化パラメータを用いて、特定画像５０１のコードブロック毎のゼロビットプレーン数に基づき算出された第２のベクトルを出力する。 - 特許庁

A computation result based on a monitor value and a target value is set in a register, and decision of whether or not a duty as a set register value exceeds an upper limit is executed by decision whether the most significant bit of set register bits is one or zero.例文帳に追加

モニター値と目標値とに基づく演算結果をレジスタに設定し、レジスタ設定値としてのデューテイが上限を超えるか否かの判定をレジスタ設定ビットの最上位ビットが１か０かの判定によって実行する。 - 特許庁

If the one bit line BLXn is at a high level and the other bit line BLZn is at a low level when data is read out, power source potential VSS of a relatively low potential level is applied to the other data bus DBZ through transistors 48, 47 and 43, the logic of the other data bus DBZ becomes zero and the logic of the one data bus DBX becomes 1.例文帳に追加

データ読出時に、一方のビット線ＢＬＸｎがハイレベルで、他方のビット線ＢＬＺｎがローレベルであれば、トランジスタ４８，４７，４３を介して、他方のデータバスＤＢＺに相対的に電位レベルの低い電源電位ＶＳＳが印加され、他方のデータバスＤＢＺの論理がゼロとなり、一方のデータバスＤＢＸの論理が１となる。 - 特許庁

A coherent interference effect between two beams is used, wherein one beam is delayed by a controllably variable time delay with respect to another analogous beam, to obtain a convolutional profile of the oscillatory component of an interference amplitude as a function of the time delay, having a peak value representing performance clearance between a zero bit and a 1 bit.例文帳に追加

ゼロ・ビットおよび１ビットの間のパフォーマンス・クリアランスを表すピーク値を有する、時間遅延の関数として干渉振幅の振動成分の畳み込み特性を取得するために、一方のビームはもう一方の類似したビームに関して制御可能に可変な時間遅延だけ遅らせた２つのビーム間のコヒーレント干渉効果が使用される。 - 特許庁

The analogue-digital converter is provided with devices 4 and 20 which increases the analogue signal A, by a preset value Voffs, which is outputted from the digital-analogue converter 2 and inputted in the comparator when the bit of first digital signal D1 that corresponds, by position, to the bit of second digital signal D which is required to be decided during clock cycle is zero.例文帳に追加

アナログ‐デジタル変換器は、クロックサイクル中に決定する必要のある２番目のデジタル信号Ｄのビットに位置的に一致する最初のデジタル信号Ｄ１のビットが零である場合に、デジタル‐アナログ変換器２から出力されて比較器に入力される前記アナログ信号Ａを、プリセット値Ｖ_offsだけ増大させうる装置４，２０を具えている。 - 特許庁

An orthogonal conversion section discriminates whether a maximum max-sfb is able to be taken by a scale factor band index, included in control information subjected to bit stream expansion is 0, that is, whether a spectrum coefficient by one block is all zero (S23).例文帳に追加

直交変換部は、ビットストリーム展開された制御情報に含まれるスケールファクタバンドインデックスが取り得る最大値ｍａｘ＿ｓｆｂが０であるか否か、すなわち、１ブロック分のスペクトル係数がすべて０であるか否かを判定する（Ｓ２３）。 - 特許庁

An inverse quantization section 14 adjusts the number of lower-order bits to be replaced into a zero value in a bit stream of the wavelet transform coefficient corresponding to a non ROI region in response to the relative priority of the ROI region with respect to the non ROI region to inversely quantize the resulting wavelet transform coefficient.例文帳に追加

逆量子化部１４は、非ＲＯＩ領域に対するＲＯＩ領域の相対的な優先度に応じて、非ＲＯＩ領域に対応する上記ウェーブレット変換係数のビット列において零値に置換する下位ビット数を調整して、逆量子化する。 - 特許庁

To provide new IC ROM design by which die area required for each ROM bit is suppressed to the minimum, power consumption at non-read is almost made zero, increment of voltage margin can be performed in a state in which power source voltage obtained simultaneously is comparatively low.例文帳に追加

各ＲＯＭビットに必要なダイ面積を最小限に抑えて、非読み取り時の電力消費をほとんどなくし、同時に、得られる電源電圧が比較的低い状態で電圧マージンを増すことを可能にする、新規のＩＣ ＲＯＭ設計を提供する。 - 特許庁

A two-dimensional reversible coding circuit 54 encodes the data on the number of non-0 coefficients, TotalCoeff of a subblock away from a direct current component by selecting conversion table data for assigning the encoding code of a short bit length to data on the number of non-0 coefficients indicating zero.例文帳に追加

２次元可逆符号化回路５４は、直流成分から遠いサブブロックの非０係数個数データＴｏｔａｌＣｏｅｆｆを、０を示す非０係数個数データに短いビット長の符号化コードを割り当てる変換表データを選択して符号化する。 - 特許庁

A VFM-PP demodulation part 12 demodulates a code sequence which is binarized by an encoding part 11 and made into inverse NRZI (Non Return to Zero Inverted) at need according to the first inversion table to generate a data stream and outputs it to a DSV control bit taking out part 13.例文帳に追加

ＶＦＭ−ＰＰ復調部１２は、符号列化部１１によって２値化され、必要に応じて逆ＮＲＺＩ化された符号列を、第１の逆変換テーブルに従って復調して、データ列を生成し、ＤＳＶ制御ビット取出し部１３に出力する。 - 特許庁

Further, when a threshold is judged to exist outside the noted interval, 1 bit data determined based on a relative position of the noted interval and the threshold is output, and data of bits corresponding to the number of the holding bits are determined and output and the number of the hold bits is cleared to zero.例文帳に追加

また、注目区間外に閾値が存在すると判定した場合、注目区間と閾値との相対位置に基づいて決定される１ビットのデータを出力し、保留ビット数の数分のビットのデータを決定し、出力すると共に、保留ビット数をゼロクリアする。 - 特許庁

This method is implemented by converting an input, determining the position of the most significant bit (MSB) of the converted input having a value other than zero, deriving information based on the position of the MSB, encoding the information in an arithmetic manner, and deriving a compressed output.例文帳に追加

この方法は、入力を変換し、非ゼロ値を有する変換された入力の最上位ビット（ＭＳＢ）の位置を決定し、ＭＳＢの位置から情報を導出し、その情報を演算的にエンコードして、圧縮された出力を導出することにより、達成される。 - 特許庁

In the controller for controlling the automatic transmission, 8 bit data which are all zero are added to low order of the received one byte data Tpo (S11) to convert into two byte data Tph, weighted mean of the two byte data Tph is obtained to obtain a weighted mean value Tps of two byte (S13).例文帳に追加

前記自動変速機制御用コントローラでは、受信した１バイトデータＴｐｏ（Ｓ１１）の下位に全て０の８ビットデータを付加することで、２バイトデータＴｐｈに変換し（Ｓ１２）、該２バイトデータＴｐｈを加重平均して、２バイトの加重平均値Ｔｐｓを求める（Ｓ１３）。 - 特許庁

A power value at a specific frequency (25 Hz) equivalent to 40 ms being a periodic time twice as long as the bit length of the navigation message data is added to a power value at frequency zero, and after the power value at the specific frequency is made "0", a correlation value is reconstructed by inverse Fourier transform.例文帳に追加

そして、航法メッセージデータのビット長の２倍の周期時間である４０ミリ秒に相当する特定周波数（２５Ｈｚ）におけるパワー値が、周波数ゼロにおけるパワー値に加算され、特定周波数におけるパワー値が「０」にされた後、逆フーリエ変換によって相関値が再構成される。 - 特許庁

Since the data finish marker is at a low-frequency side by one coefficient position of a new EOB, a decoder side can discriminate an insertion bit "0" from a zero quantization representative value sequence under EOB (end of block) by detecting the data finish marker in sequentially decoding DCT coefficients from the low-frequency side.例文帳に追加

データ終了マーカーは、新たなＥＯＢの１係数位置分低周波数側にあるから、復号側は、低周波数側から順次ＤＣＴ係数を復号化する際にデータ終了マーカーを検出することで、挿入ビット「０」とＥＯＢ（End of Block）以下のゼロ量子化代表値列とを区別できる。 - 特許庁

A code detector 101 inspects a DCT block containing DCT coefficients in a macro-block in an input bit stream, and issues an instruction to a DCT coefficient reducing part 102 in such a manner as to set all '0' for the DCT coefficients other than the first one of non-zero coefficient in a scan order in the DCT block.例文帳に追加

コード検出部１０１は、入力したビットストリームについて、マクロブロック中のＤＣＴ係数が存在するＤＣＴブロックを検査し、そのＤＣＴブロック内のスキャン順で最初の非０の係数１つ以外を全て０とするようにＤＣＴ係数削減部１０２に指示を与える。 - 特許庁

For fonts defined with linear indexing rather than 2-byte matrix indexing, each XChar2b structure is interpreted as a 16-bit number with byte1 as the most significant byte.If the font has no defined default character, undefined characters in the string are taken to have all zero metrics.例文帳に追加

2バイトの行列形式のインデックス(2-byte matrix indexing)ではなく、線形インデックス(linear indexing)で定義されたフォントについては、各XChar2b 構造体は byte1 が最上位バイトである16ビットの数と解釈される。 フォントにデフォルト文字が定義されていない場合、文字列中の未定義文字の寸法は全て 0 として扱われる。 - XFree86

The radar apparatus for vehicle is provided with a zero-cross comparator 95 for outputting comparison signals indicating two different states for every channel as a configuration to replace a conventional A/D conversion circuit and an integration part 77 for integrating one-bit digital data for every channel as a configuration to replace a conventional integration circuit.例文帳に追加

従来のＡ／Ｄ変換回路に代わる構成として、２つの異なる状態を示す比較信号をチャンネル毎に出力するゼロクロスコンパレータ９５を備え、また、従来の積算回路に代わる構成として、１ビットのデジタルデータをチャンネル毎に積算する積算部７７を備えている。 - 特許庁

The digital decoding device 2 includes an interpolation processing section 25 for correcting and interpolating the spectrum data in which the frequency band of small quantization bit allocation or zero quantization bit allocation, in a reversely quantized spectrum data belonging to a certain frame, by using the spectrum data existing in the same frequency band of either or both of preceding and following frames of the certain frame.例文帳に追加

このデジタルデータ復号化装置２は、あるフレームに属する逆量子化されたスペクトルデータのうち、量子化ビット割り当てが小さい周波数帯域に存在するスペクトルデータ又は量子化ビット割り当てが零の周波数帯域に存在すべきスペクトルデータを、あるフレームより前後のフレームのいずれか又は両方の同一周波数帯域に存在するスペクトルデータを用いて補正、又は補間する補間処理部２５を具備する。 - 特許庁

The zero crossing position information and reference information of a reproduced digital signal 6 obtained by A/D conversion by the over sampling clock 12 are converted into information synchronized with a channel bit clock 14 by an operation period conversion means 9 and the converted information is supplied to a PRML signal processing means 17 and a level discriminating binarizing means 18.例文帳に追加

また、このオーバーサンプリングクロック１２によりＡ／Ｄ変換した再生デジタル信号６のゼロクロス位置情報と基準情報とを、動作周期変換手段９によりチャネルビットクロック１４に同期したものに変換し、ＰＲＭＬ信号処理手段１７とレベル判別２値化手段１８とに供給する。 - 特許庁

When the estimated decoding time exceeds a target time (S1210), the data is excluded from codes to be decoded, in the order from a high-frequency subband to a low-frequency subband (S1211), and for the subband in which one part of the data is excluded, the bit of a quantization value which is not obtained by excluding is set to zero (S1212).例文帳に追加

予測された復号時間が目標復号時間を越えている場合（Ｓ１２１０）、高周波サブバンドから低周波サブバンドに向かって順に復号対象符号から除外し（Ｓ１２１１）、一部のデータが除外されたサブバンドには除外されたことで得られなかった量子化値のビットを０とする（Ｓ１２１２）。 - 特許庁

This method and circuit for controlling a proportional temperature is provided with: a differential amplifier circuit for amplifying a difference between detected voltage proportional to the temperature of a body to be heated and reference voltage for performing temperature setting with an amplification degree variable; and a low frequency oscillator which has output rising from the value of a triangle wave or a saw-tooth wave which is offset a little bit from zero volt.例文帳に追加

本発明は、被加熱体の温度に比例した検出電圧と、温度設定を行う基準電圧との差分を増幅度を可変にして増幅する差動増幅回路と、三角波またはのこぎり波の値がゼロボルトより若干オフセットしたところから立ち上がる出力を持つ発振周期の可変できる低周波発振器とを備える。 - 特許庁

A bit transition point extraction circuit device includes: a predetermined current-source transistor; a transistor pair biased to the current-source transistor and connected with a source with a differential non-zero recovery input signal applied thereto from the outside; a capacitor connected to the transistor pair and the current-source transistor to set the voltage of an output node of the current-source transistor constant.例文帳に追加

本発明のビット遷移点抽出回路装置は、所定の電流源トランジスタと、前記電流源トランジスタにバイアスされ、外部から差動非ゼロ復帰入力信号が印加されるソースが接続されたトランジスタ対と、前記電流源トランジスタの出力ノードの電圧が一定になるように前記トランジスタ対および前記電流源トランジスタに接続されたキャパシタとを含む。 - 特許庁