「ゲート材料」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

高誘電率ゲート絶縁膜５上に、トランジスタの閾値電圧を制御できる仕事関数を有する、金属を含む第１ゲート電極層６を堆積し、第１ゲート電極層６上にドライエッチングで垂直に加工し易い材料からなる第２ゲート電極層７を堆積する。例文帳に追加

On a high dielectric constant gate insulation film 5, a first gate electrode layer 6 containing a metal having a work function capable of controlling the threshold voltage of a transistor is deposited, and a second gate electrode layer 7, composed of a material being machined easily in the vertical direction by dry etching, is deposited on the first gate electrode layer 6. - 特許庁

本発明は、コンクリートホッパに設けられた可撓性材料からなるゲートゴム１の変形により生コンクリートの排出を行う排出ゲート装置において、ゲートゴム１を開く際に、押圧部材２の動きにゲートゴム１の開き具合を合わせることを目的とする。例文帳に追加

To make the opening degree of gate rubber 1 correspond to the movement of a press member 2 when the gate rubber 1 is opened in a gate device for discharging ready-mixed concrete by the deformation of the gate rubber 1 comprising a flexible material installed in a concrete hopper. - 特許庁

高誘電率ゲート絶縁膜及びドーパントを含むＳｉもしくはＳｉを含有する材料のゲート電極を具備し、ゲート絶縁膜とゲート電極の界面に生じる固定電荷を防止する半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device which comprises a gate insulation film having a high dielectric constant and a gate electrode which contains a dopant and is made of Si or a material containing Si, and which can prevent the generation of fixed electric charge in an interface between the gate insulation film and the gate electrode, and to provide its manufacturing method. - 特許庁

厚いゲート絶縁膜９及びこれよりも薄いゲート絶縁膜１１を形成した後、ゲート電極材料を堆積し、ゲート絶縁膜９下のボディ領域の形成予定部位にｐ型不純物をイオン注入してｐ型不純物領域１５を形成する。例文帳に追加

After forming a thick gate insulating film 9 and a gate insulating film 11 thinner than the film 9, a gate electrode material is deposited and a p-type impurity is ion-implanted to portions on which body areas are to be formed under the gate insulating film 9 to form the p-type impurity area 15. - 特許庁

第１のゲート絶縁膜１３Ａは、第１の金属を含む第１の材料からなる第１の絶縁膜を有し、第２のゲート絶縁膜１３Ｂは、第１の材料と第２の金属を含む第２の材料とが混合された第２の絶縁膜を有する。例文帳に追加

The first gate insulating film 13A includes a first insulating film consisting of a first material including a first metal while a second gate insulating film 13B includes a second insulating film, in which a first material and a second material including a second metal are mixed. - 特許庁

層間絶縁層２６とゲート絶縁層２２との導電材料層２０にオーバーラップする領域と、導電材料層２０とにレーザ光を照射し、層間絶縁層２６とゲート絶縁層２２とは貫通するが、導電材料層２０は貫通しないビアホール２８を形成する。例文帳に追加

A region overlapping the conductive material layer 20 between the interlayer insulating layer 26 and the gate insulating layer 22, and the conductive material layer 20 are irradiated with a laser beam, thereby forming a via hole 28 piercing the interlayer insulating layer 26 and the gate insulating layer 22 but not piercing the conductive material layer 20. - 特許庁

射出工程において、樹脂に発泡材料を混入することによって得られた成形材料を、高速で射出し、高速充填（てん）を行ってゲートを介してキャビティ空間に充填し、発泡工程において、前記キャビティ空間内の成形材料をゲートを介して戻す。例文帳に追加

In an injection process, a foaming material is mixed with a resin to obtain a molding material which is, in turn, injected in a cavity space through a gate at a high speed to fill the cavity space and, in a foaming process, the molding material in the cavity space is returned through the gate. - 特許庁

そして、フローティングゲートの第２のゲート絶縁体は、それぞれ第１（６）および第２（７）の材料の、並列の第１および第２のラインの交互配列を備えることになり、第２の材料７は、第１の材料のラインを封入することになる。例文帳に追加

The second gate insulator of the floating gate then has an alternation arrangement of parallel first and second lines respectively of the first and the second materials (6) and (7), and the second material 7 encapsulates the line of the first material. - 特許庁

第１のゲート電極１０３２ａは、第１のゲート絶縁膜１０３０ａ上に形成され、金属原子を含む第１の下部ゲート電極１０１１ａと、炭素の単体を含む材料、または分子中に炭素を含む材料からなる第１の酸化防止膜１０１２ａと、第１の上部ゲート電極１０１３ａとを有している。例文帳に追加

The first gate electrode 1032a is formed on the first gate insulating film 1030a and has a first lower gate electrode 1011a, containing metal atoms, a first oxidation resistant film 1012a composed of a material containing simple substance of carbon or a material containing carbon in the molecule, and a first upper gate electrode 1013a. - 特許庁

また、基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下のゲート配線を形成し、前記ゲート配線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に活性層を形成する。例文帳に追加

Moreover, the film composed of the conductive material is formed on a substrate, the film composed of the conductive material is dry-etched by using an ICP etching device, thereby the gate wiring of a taper angle not larger than 60° is formed; a gate insulating film is formed on the gate wiring; and an active layer is formed on the gate insulating film. - 特許庁

（１）ダイレクトゲート１４を備えた、樹脂含有材料を成形する成形用金型１０であって、ダイレクトゲートの直下部１５に、該ダイレクトゲート直下部の樹脂含有材料の流路断面積を該ダイレクトゲート直下部が平面である場合に比べて小さくする突形状部１６を設けた成形用金型。例文帳に追加

In the mold 10 for molding the material containing the resin which has the direct gate 14, in the part 15 immediately under the direct gate, a projected part 16 which reduces the channel cross section area of the material containing the resin of the part 15 as compared with that when the part 15 is a plane is formed (1). - 特許庁

少なくとも１種類の不純物を含む多結晶シリコン系の材料からなるとともに、この多結晶シリコン系の材料からゲート絶縁膜５への不純物の移動を抑制する物質がゲート絶縁膜５との界面付近に設けられているゲート電極６が、ゲート絶縁膜５の表面上に設けられている。例文帳に追加

On the surface of the gate insulation film 5, the gate electrode 6 is formed of a polycrystalline silicon-based material containing at least one kind of impurity, and is formed with a substance for suppressing the movement of the impurity (or impurities) from the polycrystalline silicon-based material into the gate insulation film 5 near the boundary with the gate insulation film 5. - 特許庁

半導体基板１上にゲート溝１８を形成した後、ゲート溝１８の内部に高誘電率材料１９からなるゲート絶縁膜および金属膜２０からなるゲート電極を埋め込んでＳＲＡＭメモリセルを構成する負荷用ＭＩＳＦＥＴＱｐ_2を形成し、さらに上記高誘電率材料１９によってカップリング容量Ｃ_1の容量絶縁膜を形成する。例文帳に追加

A load MISFET Qp_2 comprising the SRAM memory cell is formed by embedding a gate insulating film composed of a high dielectric constant material 19 and a gate electrode composed of a metal film 20 within a gate groove 18 after forming the gate groove 18 on a semiconductor wafer 1, and further, a capacity insulating film of a coupling capacitor C_1 is formed of the high dielectric constant material 19. - 特許庁

本方法は、半導体基板を覆って、１つの仕事関数を有する伝導性材料を絶縁して形成する工程（図２の工程２１６）、および伝導性材料の一部を改質して伝導性材料の仕事関数を変化させることによって、伝導性材料が第１ゲート電極を、また改質された伝導性材料が第２ゲート電極を形成するようにする工程（図２の工程２１８）を含む。例文帳に追加

This method includes a process 216 wherein conductive material having one work function is so formed as to cover an insulated semiconductor substrate, and a process 218 wherein part of the conductive material is reformed to change the work function of the conductive material, a first gate electrode is formed with the conductive material, and a second gate electrode is formed with the reformed part of the conductive material. - 特許庁

なお、ゲート配線、第１の半導体層、第２の半導体層、及び導電層の材料はＴＦＴを形成するために用いた材料と同一の材料からなる。例文帳に追加

The gate wiring, the first semiconductor layer, the second semiconductor layer and the conducting layer are made of the same materials used for forming a TFT. - 特許庁

また、ソース配線及び／又はゲート配線を、透光性を有する材料と当該透光性を有する材料より抵抗率が低い材料を積層させて設ける。例文帳に追加

In addition, the source wiring and/or the gate wiring are/is formed by laminating the translucent material and the material having resistivity lower than that of the translucent material. - 特許庁

ゲート電極１は、少なくとも二層の導電材料を重ねた積層構造を有し、半導体薄膜５に近い上層１ｂの導電材料は基板０に近い下層１ａの導電材料に比較して熱伝導度が低い。例文帳に追加

The gate electrode 1 has stacked structure where at least two layers of conductive materials are piled up, and the conductive material in the upper layer 1b close to the semiconductor film 5 is lower in heat conductivity than the conductive material in the lower layer 1a close to the substrate 0. - 特許庁

ゲート絶縁膜の構成材料として高誘電率材料を用いつつ、ＥＯＴ（酸化シリコン換算膜厚）の劣化を抑制すると共に高誘電率材料の結晶化を抑制して信頼性を向上させる。例文帳に追加

To enhance reliability by suppressing impairment of EOT (film thickness expressed in terms of silicon oxide) while employing a high dielectric constant material as a composition material of a gate insulating film and by suppressing crystallization of the high dielectric constant material. - 特許庁

本発明は、画素部のゲート電極をＷを主成分とする材料膜と、Ａｌを主成分とする材料膜と、Ｔｉを主成分とする材料膜との３層構造として配線の低抵抗化を図るものである。例文帳に追加

The resistance of wirings is reduced in a three-layer structure of gate electrodes in pixels, by forming a material film containing W as a main component, a material film containing Al as a main component, and a material film containing Ti as a main component. - 特許庁

ゲート電極は、ゲート絶縁膜１６に沿ってトレンチ１５内部に凹部を有するように形成される第１のゲート電極１７Ａと、この凹部側の表面に沿って形成される層間絶縁膜１８と、凹部を埋め込むように形成され第１のゲート電極１７と同一の材料からなる第２のゲート電極１９Ａとを有する。例文帳に追加

The gate electrode comprises a first gate electrode 17A, formed so as to have a recess inside the trench 15 along the gate insulating film 16, an interlayer insulating film 18 formed along the surface on this recess side, and a second gate electrode 19A formed to fill the recess and consisting of the same material as the first gate electrode 17A. - 特許庁

金属を含む材料である金属シリサイド或いは金属単体から成るゲート電極をもつ半導体装置を作製する工程に於いて、ゲート電極１４Ｇのエッチング後にゲート部の表面を酸化させ、ゲート部を有機酸を含むガス状物質に曝露すると共に加熱して金属と有機酸との反応生成物を揮発させてゲート電極１４Ｇのトリミングを行う。例文帳に追加

A process of manufacturing a semiconductor device having the gate electrode made of metal silicide which is a metal-containing material or metal alone includes steps of: etching the gate electrode 14G, thereafter oxidizing a surface of a gate part; and trimming the gate electrode 14G by exposing the gate part to a gaseous substance containing organic acid and heating it to volatilize a reaction product of the metal and the organic acid. - 特許庁

半導体装置は、シリコンを含む半導体基板と、前記半導体基板上に形成された比誘電率が８以上の高誘電材料からなる第１、および第２のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成されたジャーマナイドからなる第１のゲート電極と、前記第２のゲート絶縁膜上に形成されたシリサイドからなる第２のゲート電極と、を備える。例文帳に追加

The semiconductor device is provided with a semiconductor substrate including silicon, a first gate insulating film and a second gate insulating film formed of a high dielectric material having a specific dielectric constant of 8 or larger formed on the semiconductor substrate, a first gate electrode formed of germanide formed on the first gate insulating film, and a second gate electrode formed of silicide formed on the second gate insulating film. - 特許庁

トレンチゲート型であって、チャネル領域が間引かれたような構造である、いわゆる間引き構造のＩＧＢＴにおいて、トレンチゲートを構成するトレンチ５の内部に形成されたゲート絶縁膜６と、ゲート電極７のうち、ゲート電極７をＰｏｌｙＳｉよりも高熱伝導率である材料、例えば、ＳｉＣで構成する。例文帳に追加

In a trench-gate IGBT of the so-called "thinned structure", wherein a channel region is thinned, a gate insulating film 6 and a gate electrode 7 are formed within a trench 5 forming a trench gate, the gate electrode 7 is made of a material, such as SiC having thermal conductivity higher than that of PolySi. - 特許庁

ソース・ドレイン拡散層からゲート電極までの距離を長くすることなく、半導体基板上に高誘電体材料から成るゲート絶縁膜および金属から成るゲート電極を形成することができる半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device by which a gate insulating film consisting of a high dielectric material and a gate electrode consisting of a metal can be formed on a semiconductor substrate without lengthening any distance from a source-drain diffused layer to the gate electrode. - 特許庁

本発明のシリサイド化されたゲート電極の仕事関数の調節方法は、少なくとも１つのランタニドと、Ｓｉ、Ｇ、またはＳｉＧｅを含む半導体材料と、金属を含む層をゲート誘電体上に設けるステップと、前記層をシリサイド化されたゲート電極に変換するステップとを含む。例文帳に追加

The method for adjusting a work function of a silicide gate electrode includes steps of providing at least one semiconductor material containing lanthanide, Si, and G or SiGe and a layer including metal on a gate dielectric substance and converting the layer into a silicide gate electrode. - 特許庁

本発明の非対称型ゲート・スタックの第１の部分は、下から上に、閾値電圧調整材料及び少なくとも第１の導電性スペーサを含み、本発明の非対称型ゲート・スタックの第２の部分は、ゲート誘電体の上の少なくとも第２の導電性スペーサを含む。例文帳に追加

The first portion of the asymmetric gate stack includes, from bottom to top, a threshold voltage adjusting material and at least a first conductive spacer, while the second portion of the asymmetric gate stack includes at least a second conductive spacer over the gate dielectric. - 特許庁

カーボンナノチューブ６は、ゲート絶縁膜５とソース電極３の間の領域、及び、ゲート絶縁膜５とドレイン電極４の間の領域のそれぞれの領域にて、ゲート絶縁膜５とは異なる材料よりなる絶縁膜１１と接する。例文帳に追加

In a region between the gate insulation film 5 and the source electrode 3 and in a region between the gate insulation film 5 and the drain electrode 4, the carbon nanotube 6 is in contact with an insulation film 11 consisting of a material different from that of the gate insulation film 5. - 特許庁

また、ゲート電極材料をパターニングしてゲート電極１０ｎ、１０ｐを分離する以前の工程では、７００℃以上の高温の熱処理を行わないようにすることで、ゲート電極形成前の工程における不純物の相互拡散を防止する。例文帳に追加

In a process before isolation of the gate electrodes 10n, 10p by patterning gate electrode material, thermal treatment of high temperature of at least 700°C is made not to perform, so that the interdiffusion of dopant in a process before gate electrode formation is prevented. - 特許庁

そして、サイドウォール１５の形成後、ダミーゲート電極２２とオフセットスペーサ２４とを除去し、高誘電率材料からなるゲート絶縁膜１３とメタルゲート電極１４とを異方性の高い堆積方法を用いて形成する。例文帳に追加

After formation of a sidewall 15, the dummy gate electrode 22 and the offset spacer 24 are removed, and a gate insulating film 13 made of a high dielectric constant material and a metal gate electrode 14 are formed using a highly anisotropic deposition method. - 特許庁

単結晶シリコン基板上に、ＳｉＯ_2を材料とする第１のゲート絶縁膜と、高誘電率の金属酸化物からなる第２のゲート絶縁膜を形成する半導体装置において、基板にダメージを与えることなく第２のゲート絶縁膜をエッチングする方法を提供する。例文帳に追加

To provide a method for fabricating a semiconductor device by forming a first gate insulation film of SiO2 and a second gate insulation film of high dielectric constant metal oxide on a single crystal silicon substrate in which the second gate insulation film is etched without damaging the substrate. - 特許庁

半導体基板１０１の活性領域上にゲート電極１０４ａを形成すると共に、該活性領域を囲む素子分離絶縁膜１０２上に、ゲート電極１０４ａと同一材料からなるゲート配線１０４ｂを形成する。例文帳に追加

A gate electrode 104a is formed on an active region of a semiconductor substrate 101, and a gate interconnect line 104b, consisting of the same material as the gate electrode 104a, is formed on an element isolation insulating film 102 surrounding the active region simultaneously. - 特許庁

メサ層２の外側周縁部におけるレジスト層１０の厚膜部がゲートパターンの露光によって未露光となり、ゲート電極材料被着後にゲート電極３の先端がメサ層２によって片持ち支持されてしまう。例文帳に追加

To solve the problem that the thick film part of a resist layer 10 at the outer circumferential edge part of a mesa layer 2 is not exposed by a gate pattern and the forward end of a gate electrode 3 is supported only by the mesa layer 2 after a gate electrode material is applied. - 特許庁

本発明のＢｉＣＭＯＳでは、ＬＰＮＰのＮ型ベース１０４ａの上面が、ＭＩＳＦＥＴのゲート絶縁膜１０５よりも膜厚の厚い絶縁膜１０６を介して、ＭＩＳＦＥＴのゲート電極と同一材質の導電層１０７（ゲート電極材料）でシールドされている。例文帳に追加

Related to the BiCMOS, the upper surface of an N-type base 104a of the LPNP is shielded with a conductive layer 107 (gate electrode material) of the same material as a gate electrode of an MISFET through an insulating film 106 thicker than a gate insulating film 105 of the MISFET. - 特許庁

本発明の軸受用プラスチックシール１０は、ピンポイントゲートを用いて樹脂材料を射出注入して作製され、シール本体１１のほぼ中央部に配されるゲート跡１７周辺には、ゲート跡１７を収容する凹部１５が形成されている。例文帳に追加

The plastic seal 10 for a bearing is manufactured by injection of a resin material by using a pin-point gate, and a recess part 15 housing a gate mark 17 is formed on a periphery of the gate mark 17 disposed at an approximately center part of a seal body 11. - 特許庁

あるいは隣り合う反射電極５’間の間隙をゲート線６、信号線１３、又はゲート線６若しくは信号線１３の形成と同時にゲート線６若しくは信号線１３と同一材料で形成した遮光層６ｘ、１３ｘで遮光する。例文帳に追加

Or, a gap between the reflection electrodes 5' adjacent to each other is shielded by a gate line 6 and a signal line 13 or light shielding layers 6x and 13x which are formed simultaneously with the formation of the gate line 6 or the signal line 13 by using the same material that used in the gate line 6 or the signal line 13. - 特許庁

ゲート終端側では、隣接するゲート配線２ａ同士が、ゲート配線２ａと同一材料からなる接続層２ｃによって接続された後、ＴＦＴアレイ基板完成後に該接続層２ｃをレーザーでカットすることにより分離される。例文帳に追加

At the gate-terminal side, after the adjacent gate wirings 2a with each other are connected by the connection layer 2c made of the same material as that of the gate wiring 2a, the adjacent gate wirings 2a are separated by making the connection layer 2c to be cut with a laser beam after the TFT array substrate is completed. - 特許庁

液晶表示装置１は、薄膜トランジスタ１２のチャネルを構成する半導体層１４を、金属材料によって形成されるゲート線１１の上方に配置することにより、ゲート線１１の一部が薄膜トランジスタ１２のゲートを兼ねる構成になっている。例文帳に追加

In the liquid crystal display device 1, a semiconductor layer 14 constituting the channel of a thin-film transistor 12 is arranged on the upper side of a gate line 11 formed of a metallic material and, thereby, a part of the gate line 11 also serves as the gate of the thin-film transistor 12. - 特許庁

ＬＤＭＯＳ２０に備えられる第２ゲート電極２８を構成するゲート電極材料２９の表面にマスク膜３０を配置し、マスク膜３０を第２ゲート電極２８の形成予定領域に残すようにパターニングする。例文帳に追加

A mask film 30 is arranged on the surface of a gate electrode material 29 constituting the second gate electrode 28 that the LMOS 20 has, and then is patterned so that the mask 30 is left in a region where the second gate electrode 28 is scheduled to be formed. - 特許庁

活性化されたソース領域、ドレン領域、ゲート領域、およびソース領域とドレン領域の間にあり、ゲート領域の下にあるチャネルを備え、ゲート領域の少なくとも一部分が熱的に劣化しない高誘電率材料を備える、基板上の半導体トランジスタに関する。例文帳に追加

A semiconductor transistor is formed on a substrate which has an activated source region, drain region, gate region, channel formed between the source region and the drain region and arranged under the gate region, and a high dielectric constant material which is not thermally deteriorated and formed in at least a part of the gate region. - 特許庁

ｎ型ＭＯＳトランジスタ、ｐ型ＭＯＳトランジスタにおいて共通のゲート絶縁膜構造及びゲート電極材料を用いながら、各々のトランジスタのしきい値電圧を適正な値へ設定し、且つゲート絶縁膜における酸素欠損に伴う移動度の低下を抑制する。例文帳に追加

To set a threshold voltage of each transistor to a suitable value and to suppress a decrease in mobility due to an oxygen deficit in a gate insulating film although a common gate insulating film structure and gate electrode material are used for an n-type MOS transistor and a p-type MOS transistor. - 特許庁

第１ゲート絶縁膜２２０を形成することによって半導体膜表面と基板表面との間に生じた段差を小さくした後、この第１ゲート絶縁膜２２０の上に更に液体材料を塗布し、焼成することによって第２ゲート絶縁膜２３０を形成する。例文帳に追加

After a step generated between the front surface of the semiconductor film and the front surface of the substrate is reduced by forming the first gate insulating film 220, the liquid material is further coated on this first gate insulating film 220, and baked to form a second gate insulating film 230. - 特許庁

浮遊ゲートを形成する半導体材料のバンドギャップは、半導体基板のバンドギャップより小さいことが好ましい。例文帳に追加

Band gap of a semiconductor material forming the floating gate is preferably smaller than the band gap of the semiconductor substrate. - 特許庁

浮遊ゲートを形成する半導体材料のバンドギャップは、半導体層のバンドギャップより小さいことが好ましい。例文帳に追加

Band gap of a semiconductor material forming the floating gate is preferably smaller than the band gap of the semiconductor layer. - 特許庁

ゲート絶縁膜６、７には主構成材料として酸化ジルコニウム又は酸化ハフニウムが用いられる。例文帳に追加

For the gate dielectric layers 6, 7, zirconium oxide or hafnium oxide is employed as main constituent material. - 特許庁

ＮＭＯＳ形成領域８には、ＮＭＯＳ用電極材料３４からなるＮＭＯＳ用ゲート電極１２を形成する。例文帳に追加

A gate electrode 12 for NMOS formed of an electrode material 34 for NMOS is formed at the NMOS formation region 8. - 特許庁