| 例文 (999件) |
チップ間の部分一致の例文一覧と使い方
該当件数 : 5579件
チップ１もしくはチップ間の動作解析時においてチップ１内又はチップが実装された基板内の外部のクロック信号（ＣＬＫ）などから生成された第１の内部クロック信号にタイミング調整を施し、その時の動作を観測する。例文帳に追加
Timing adjustment is applied to a first internal clock signal generated from an external clock signal (CLK) in a chip 1 or in a substrate where the chip is mounted, or the like at the operation analysis time of the chip 1 or between chips, and the operation at that time is observed. - 特許庁
ＬＳＩテスタ１０１をＬＳＩテスト用チップ３にプロービング針１０３でプロービングすることにより、そのＬＳＩテスタ１０１により、ＬＳＩテスト用チップ３から、ＬＳＩチップ２との間に結線されたダイシングライン４上の配線を通じて、ＬＳＩチップ２を検査することを可能にする。例文帳に追加
An LSI chip 2 can be inspected via wiring on a dicing line 4 from an LSI test chip 3 to an LSI chip 2 by probing an LSI test chip 3 by using a probing needle 103 of an LSI tester 101 and by using the LSI tester 101. - 特許庁
チップシール１０の挿入される溝１１の幅は、チップシール１０の幅より大きく設けられ、チップシール１０と溝１１との隙間から溝１１の底側へ導かれた高圧作動室Ｈの高圧圧力によってチップシール１０が底板に押し付けられる。例文帳に追加
A groove 11 in which the chip seal 10 is inserted is established greater than the chip seal 10 in width and the chip seal 10 is pressed onto the bottom plate at a high pressure of a high pressure operating chamber H introduced into a bottom side of the groove 11 from a clearance between the chip seal 10 and the groove 11. - 特許庁
研削仕上げされた該切削チップ１１，１２，１３，１４；１１ａ，１２ａ，１３ａ，１４ａを所用の切削工具１の対応の切削チップ座に間違いなく固定するために、切削チップと切削チップ座それぞれに相互関係を明瞭に示す標識３４及び標識３５が形成される。例文帳に追加
In order to surely fix cutting tips 11, 12, 13 and 14, etc., which are finished by grinding, to corresponding cutting tip seats of the cutting tool 1, marks are formed to clearly show the relationship between the cutting tips and cutting tip seats. - 特許庁
スピンドルの熱膨張や半導体チップのバラツキによる厚みの変動に依存せず、チップのピックアップ時やプレース時の荷重や、チップ搬送時のサブストレートと半導体チップ間の距離を正確に制御するボンディング装置を提供する。例文帳に追加
To provide a bonder in which the load at the time of picking up or placing a semiconductor chip, and the distance between a substrate and a semiconductor chip at the time of carrying the chip can be controlled accurately regardless of variation in the thickness due to thermal expansion of a spindle or variation of the chips. - 特許庁
複数ビットのメモリを内蔵し、かつ、アンテナ配線を備えたＩＣチップを有するスレッドを、紙に抄き込むＩＣチップ内蔵シートの製造方法において、切断手段を用いて、隣接するＩＣチップの間でスレッドを切断することを特徴とするＩＣチップ内蔵シートの製造方法である。例文帳に追加
The manufacturing method of a sheet with built-in IC chips, which embeds threads having IC chips with a built-in multi-bit memory and an antenna wire in paper, cuts the threads between adjacent IC chips by means of a cutting means. - 特許庁
本発明によるＣＯＣ型半導体集積回路装置１０は，電源電圧ＶＤＤ１で動作するチップ１と，チップ間接続バンプ３によってチップ１に接続され，電源電圧ＶＤＤ１より高い電源電圧ＶＤＤ２で動作するチップ２とを備えている。例文帳に追加
A COC type semiconductor integrated circuit device 10 comprises a chip 1 which operates by supply voltage VDD1, and a chip 2 which is connected to the chip 1 by chip connection bumps 3 and which operates by supply voltage VDD2 higher than supply voltage VDD1. - 特許庁
プランジャは、プランジャが組織穿通チップの遠位にあって組織穿通を防止する、遠位位置と、プランジャが組織穿通チップの近位にあってチップを組織に穿通させることができる、近位位置との間で、組織穿通チップに対して移動できる。例文帳に追加
The plunger is movable relative to the tissue penetrating tip between a distal position in which the plunger is distal of the tissue penetrating tip to prevent tissue penetration, and a proximal position in which the plunger is proximal of the tissue penetrating tip to allow the tip to penetrate tissue. - 特許庁
大サイズの半導体レーザーチップおよび半導体レーザーチップ連結バーを半導体特性の中間検査に用いることにより、製品の半導体レーザーチップの歩留まりおよび製造効率の向上を図る。例文帳に追加
To improve the production yield and manufacturing efficiency of semiconductor laser chip products by using a large semiconductor laser chip and a semiconductor laser chip connection bar for an intermediate test of the characteristics of a semiconductor. - 特許庁
そして、第２の半導体集積回路チップのコア電源端子と、チップ間接続電極を介して、第１の半導体集積回路チップに形成されたコア回路にコア電源電圧を供給する。例文帳に追加
A core power supply voltage is supplied to a core circuit formed in the first semiconductor integrated circuit chip through the core power terminal of the second semiconductor integrated circuit chip and the inter-chip connection electrode. - 特許庁
第１と第２の半導体チップの間に絶縁スペーサを挟むことにより、チップの下に隠れる電極パッドへのワイヤボンディングを可能にした、マルチチップ型の半導体装置を提供する。例文帳に追加
To provide a multi-chip type semiconductor device wherein an insulating spacer is held between fist and second semiconductor chips to allow wire bonding to an electrode pad concealed under the chip. - 特許庁
流路を有するマイクロチップを作製する際に有用な、基板間の気泡がその存在がほとんど認められない程度まで除去することが可能なマイクロチップ用基板とその接合方法並びにマイクロチップを提供する。例文帳に追加
To provide a substrate plate for a microchip useful for manufacturing the microchip having a flow channel and capable of remolving air bubbles between the substrate plates to a degree incapable of almost recognizing the presence thereof, a method for bonding the same and the microchip. - 特許庁
チップ２は，信号レベルが電源電圧ＶＤＤ２に一致する送信信号Ｓ_２→１をチップ間接続バンプ３のうちの一のバンプを介してチップ１に送信する出力バッファ２４を含む。例文帳に追加
The chip 2 includes an output buffer 24 for sending a sending signal S_2→1 whose signal level coincides with the supply voltage VDD2 to the chip 1 via one bump in the connection bumps 3. - 特許庁
半導体チップを積層してボンディングすることにより集積度の向上を図る方法において、チップ間の分離を行う為のスペーサを生産性良くチップ上に形成する。例文帳に追加
To form spacers for isolating semiconductor chips with high productivity on the semiconductor chips in a method for enhancing the integration degree by laminating the semiconductor chips and bonding them. - 特許庁
ヒューズアレイ４を有する下部の半導体チップ１と上部の半導体メモリチップ２の間に、マウントフィルム３を挟んで加熱接着して、チップを一体化する。例文帳に追加
The semiconductor device comprises a mounting film 3 interposed between a semiconductor chip 1 of a lower part having the fuse arrays 4 and a semiconductor memory chip 2 and heated and adhered to integrate the chip. - 特許庁
半導体ベアチップ（１０３）と、半導体ベアチップとの間でワイヤボンディングにより電気的な接続が施される基板（１０１）とを有する半導体チップ実装基板が提供される。例文帳に追加
A semiconductor chip mounted substrate has the semiconductor bare chip (103) and a substrate (101) which is electrically connected to the semiconductor bare chip by wire bonding. - 特許庁
前記空間部は面積がＩＣチップの面積よりも広く、深さがＩＣチップの高さよりも大きいことを特徴とするＩＣチップ付き基板である。例文帳に追加
In the substrate with IC chip, the space section has an area larger than the area of the IC chip and a depth larger than the height of the IC chip. - 特許庁
接続構造は、第１の半導体チップ１に設けられた第１の電極１１と、第２の半導体チップ２に設けられた第２の電極２１と、第１、第２の半導体チップ１，２の間に挟まれた接合ボード５とを有している。例文帳に追加
The connecting structure includes first electrodes 11 formed on the first semiconductor chip 1, second electrodes 21 formed on the second semiconductor chip 2, and a bonding board 5 interposed between the first and second semiconductor chips 1 and 2. - 特許庁
導体チップがフリップチップボンディングされる多層基板において、半導体チップと多層基板の間の熱膨張係数の差に起因して、パッド電極部分の基板中に発生するクラックを防止する。例文帳に追加
To prevent crack generated in the board of a pad electrode resulting from difference in the thermal expansion coefficients between a semiconductor chip and a multilayer board in the multilayer board on which a conductor chip is bonded with the flip-chip bonding method. - 特許庁
半導体チップ２０８と、半導体チップ２０８が固着される金属製のパッケージ基板２０２と、半導体チップ２０８とパッケージ基板２０２との間に形成される絶縁膜２０４と、を有する。例文帳に追加
This semiconductor device comprises a semiconductor chip 208, a metal package substrate 202 with the semiconductor chip 208 laid down and an insulating film 204 formed between the semiconductor chip 208 and the package substrate 202. - 特許庁
上側の半導体チップの外形サイズが下側の半導体チップよりも大きいＣＯＣ構造であっても、半導体チップとリードフレームとの間を効果的に接続可能な半導体装置を提供する。例文帳に追加
To provide a semiconductor device where semiconductor chips can be effectively connected to a lead frame even if the semiconductor device has a COC structure composed of an upper semiconductor chip and a lower semiconductor chip smaller than the upper semiconductor chip in external size. - 特許庁
半導体チップＣＰが突き上げられる際、半導体チップＣＰの外周部の変位に関する測定に基づいて、半導体チップＣＰの外周部とダイシングシートＤＳとの間の剥離が検知される。例文帳に追加
When the semiconductor chip CP is pushed up, peeling between the outer periphery of the semiconductor chip CP and the dicing sheet DS is detected based on the measurement for displacement of the outer periphery of the semiconductor chip CP. - 特許庁
切削工具は切刃を有し交換可能なチップ２と、該チップ２を直接あるいは間接的に支持するチップ支持面１ａを有するホルダ部１とを備える。例文帳に追加
This cutting tool comprises an exchangeable chip 2 having a cutting blade, and a holder part 1 having a chip supporting face 1a directly or indirectly supporting the chip 2. - 特許庁
半導体装置は、第１の半導体チップ２と、該第１の半導体チップ２の上にその少なくとも１つの側面から内側に間隔をおいて、且つ素子形成面を上にして固着された第２の半導体チップ３とを有している。例文帳に追加
A semiconductor device includes: a first semiconductor chip 2; and a second semiconductor chip 3 fixed while facing an element forming surface up at intervals to the inside from at least one side on the first semiconductor chip 2. - 特許庁
ＩＣチップのチップ電極と外部配線の外部電極端子との間に十分な数量の導電粒子を介在させることにより、チップ電極と外部電極端子とを確実に導通させる。例文帳に追加
To electrically conduct a chip electrode and an external-electrode terminal surely by interposing a sufficient number of conductive particles between the chip electrode for an IC chip and the external-electrode terminal for an external wiring. - 特許庁
第２の半導体チップ６は第１の半導体チップ４とフリップチップ接続されており、それらの間にはフィレット形状を有するアンダーフィル樹脂９が充填されている。例文帳に追加
The second semiconductor chip 6 is flip-chip connected to the first semiconductor chip 4, and a fillet-shaped underfill resin 9 is filled between them. - 特許庁
製造時間を短縮し、製造コストを低減することができて、さらに複製工程が確実に行われるＤＮＡチップ用の基板、その製造方法、及びそのチップを用いるＤＮＡチップの製造方法を提示すること。例文帳に追加
To provide a substrate for DNA chips, its manufacturing method, and a DNA chip manufacturing method using the chips capable of shortening manufacturing time, reducing manufacturing cost, and reliably performing a duplication process. - 特許庁
第１の半導体チップと第２の半導体チップの側面が、第１の半導体チップと回路基板との間に充填されたアンダーフィル樹脂の一部の延在した樹脂によって覆われるように構成する。例文帳に追加
Sides of the first semiconductor chip and the second semiconductor chip are prevented from being covered by resin obtained by extending a part of underfill resin packed between the first semiconductor chip and the circuit board. - 特許庁
被実装体上に半導体チップが積層された半導体装置において、上側の半導体チップ上へのアンダーフィル材の乗り上げやチップ間でのボイドの発生を防止する。例文帳に追加
To prevent the ride of an underfill material on an upper semiconductor chip and generation of a void between chips, in a semiconductor device with semiconductor chips stacked on a mounting object. - 特許庁
半導体チップ３０が配線基板２０の上にフリップチップ実装され、半導体チップ３０と配線基板２０との間にアンダーフィル７０が充填されている。例文帳に追加
In the semiconductor device, a semiconductor chip 30 is mounted as a flip chip on a wiring substrate 20, and an underfill 70 is charged between the semiconductor chip 30 and the wiring substrate 20. - 特許庁
積層されたインターフェースチップ及び複数のコアチップを備え、コアチップ間は複数のデータ用貫通電極によって相互に接続されている。例文帳に追加
The device is equipped with laminated interface chips and a plurality of core chips, and the core chips are mutually connected among them by a plurality of through electrodes for data. - 特許庁
各ベアチップＩＰ１〜６のパッド電極５１は、大きさ，形状，材料，ピッチが、各ベアチップＩＰ間で共通であり、かつベアチップＩＰのほぼ全面に亘って、アレイ状に配置されている。例文帳に追加
Pad electrodes 51 of bare chips IP1-6 have the same size, shape, material, and pitch and are arrayed across nearly entire surface of the bare chip IP. - 特許庁
基板上にアンテナを有し、該アンテナに接続されたＩＣチップを備えるＩＣチップ付き基板であって、前記基板はＩＣチップの位置の厚さが最も薄い空間部を有する。例文帳に追加
The substrate with IC chip has an antenna on the substrate and is equipped with the IC chip connected to this antenna, and the substrate has a space section with the thinnest thickness at the location of the IC chip. - 特許庁
半導体装置は、半導体チップ１２と、半導体チップ１２が接合されたベース部材１１と、半導体チップ１２とベース部材との間に形成された金属多層膜１３とを備えている。例文帳に追加
The semiconductor device has a semiconductor chip 12, a base member 11 to which the semiconductor chip 12 is joined, and a metal multilayered film 13 formed between the semiconductor chip 12 and base member. - 特許庁
これにより、異なる第１半導体チップと第２半導体チップとを同時に検査できるようになり、異なる半導体チップを有する半導体パッケージを検査する時間を大幅に短縮することができる。例文帳に追加
Thus, it becomes possible to simultaneously inspect the first and second different semiconductor chips, and time for inspecting the semiconductor packages with different semiconductor chips is sharply shortened. - 特許庁
半導体回路チップをフリップチップ実装した高周波パッケージモジュールに関し、誘電体基板のクラック発生と入出力ライン間の共振発生とを防止し、且つ半導体回路チップの放熱特性を改善する。例文帳に追加
To prevent cracks on a dielectric substrate and resonance between input and output lines, and to improve the radiation characteristics of a semiconductor circuit chip in a high frequency package module with the flip chip package of semiconductor circuit chips. - 特許庁
指紋センサーパッケージは、ＬＳＩチップ１１と基板１３との間に、ＬＳＩチップ１１を曲面に変形させた状態で固定するチップ固定機構を設けた。例文帳に追加
The fingerprint sensor package comprises a chip fixing mechanism for fixing an LSI chip 11 in a curvedly deformed state between the LSI chip 11 and a substrate 13. - 特許庁
パッシブアラインメントにより、光素子などのチップがオプティカルベンチに搭載され接着固定された光部品であって、チップの光学特性若しくはチップ間の光結合特性が損なわれない光部品を提供する。例文帳に追加
To provide an optical component having a chip such as an optical element mounted and adhesively fixed onto an optical bench by passive alignment without impairing optical characteristics of the chip or optical coupling property between chips. - 特許庁
大径のチッププレート７にはチップホルダー１０との間に微小なクリアランスＣを持たせてあり、チッププレート７，８同士は径方向で相対変位可能としてある。例文帳に追加
In the large diameter tip plate 7, a fine clearance C is held in the gap with the tip holder 10, and both tip plates 7, 8 can relatively be performed to displacement in the diameter direction. - 特許庁
本発明では、リードフレームや基板の役目をする１つの半導体チップ上に金属パターンを用いて複数の半導体チップを直接取り付け、金属パターンを用いて半導体チップ間を直接連結する。例文帳に追加
Semiconductor chips are directly mounted on another semiconductor chip which serves as a lead frame or a board by the use of a metal pattern, and the semiconductor chips are directly connected together with the metal pattern. - 特許庁
チップ積層型半導体装置において、下層側の半導体チップから延びて、下層および上層の半導体チップ間を通過するボンディングワイヤの寄生容量を低減する。例文帳に追加
To reduce a parasitic capacitance of a bonding wire that extends from a lower-layer side semiconductor chip and passes through between lower-layer and upper layer semiconductor chips in a chip-stacked type semiconductor device. - 特許庁
チップ裏面側に空間を設けることにより、チップの下に隠れる電極パッドへのワイヤボンディングを可能にした、マルチチップ型の半導体装置を提供する。例文帳に追加
To provide a multi-chip type semiconductor device, wherein a space is provided in the chip back surface to enable the electrode pads hidden beneath a chip to be wire bonded. - 特許庁
第１のアイランド２０上に第１の親子半導体チップ２２を形成し、第２のアイランド２１上に第２の半導体チップ２４を形成し、第１および第２の半導体チップ２２、２４間にブリッヂ３１を形成する。例文帳に追加
A 1st master and slave semiconductor chip 22 is formed on a 1st island 20, a 2nd semiconductor chip 24 is formed on a 2nd island 21, and a ridge 31 is formed between 1st and 2nd semiconductor chips 22 and 24. - 特許庁
第一および第二の半導体チップ２，３間を、第一の半導体チップ１の配線７と、第二の半導体チップ３の素子面３１に形成されたバンプ５３とにより接続する。例文帳に追加
Moreover, the first and second semiconductor chips 2 and 3 are connected to each other through the wiring 7 of the first semiconductor chip 2 and bumps 53 formed on the element surface 31 of the second semiconductor chip 3. - 特許庁
パッケージ基板１０の上面には半導体チップ３０をマウントし、半導体チップマウントサブ基板６０を半導体チップ３０の上部に接着し、端子２２と端子１１′との間をワイヤボンディングする。例文帳に追加
The semiconductor chip mount sub substrate 60 is adhered to the upper portion of the semiconductor chip 30, and then the terminal 22 and a terminal 11' are subjected to wire bonding. - 特許庁
半導体チップ１とインターポーザ２との間にアンダーフィル４を充填して半導体チップ１をインターポーザ２にフリップチップ実装する。例文帳に追加
The method for manufacturing the semiconductor device comprises the steps of filling an underfill 4 between the semiconductor chip 1 and an interposer 2, and flip-chip mounting the chip 1 on the interposer 2. - 特許庁
各ベアチップ間の電気的導通は、固体撮像素子ベアチップ裏面のバンプ電極３０１ａ，３０１ｂと、ＬＳＩベアチップの主面の電極２０１ａ，２０１ｂを接続することにより確保される。例文帳に追加
An electrical conduction between the bare chips is assured by connecting bump electrodes 301a, 301b of the rear surface of the solid state imaging element bare chip to electrodes 201a, 201b of the main surface of the LSI bare chip. - 特許庁
チップサイズの大型化に際しても、封止用絶縁樹脂と半導体チップ間での剥離を抑制し、信頼性の優れた半導体チップ及びその製造方法を提供することを目的とする。例文帳に追加
To provide a semiconductor chip and its manufacturing method securing high responsibility, wherein the peeling of the semiconductor chip from a sealing insulating resin can be suppressed even in the case of a large chip size. - 特許庁
これら複数のチップからなるメモリシステムを、各チップが相互に積層して配置され、ボールグリッドアレイ(BGA)やチップ間のボンディングによって配線されたメモリシステム・モジュールとして構成する。例文帳に追加
The memory system comprising the plurality of chips is configured as a memory system module in which the chips are stacked and wired by a ball grid array (BGA) and chip bonding. - 特許庁
| 例文 (999件) |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
