「チップ間」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

整列収納すべき多数本の分注チップを、短時間内にチップ保持用ラックに対して整列収納することのできる分注チップ整列収納装置を提供。例文帳に追加

To provide an apparatus for orderly storing dispensing chips for orderly storing a large number of dispensing chips to be orderly stored in a chip holding rack in a short period of time. - 特許庁

第２の集積回路チップ上の通信パッド（２０６，２０８）が、インターポーザを経由する集積回路チップの間の容量性結合信号と整合するように、第２の集積回路チップが置かれる。例文帳に追加

A second IC chip is provided so that communication pads (206 and 208) on the second IC chip match the capacitive coupling signals among IC chips going through the intermediary of the interposer. - 特許庁

第１半導体チップ２０のボンディングパッド２８に夫々接続された複数のワイヤが半導体チップ２０，３０の間を通過し第１半導体チップ２０の周辺エッジ５５を越えて外側に導出している。例文帳に追加

A plurality of wires respectively connected with the bonding pads 28 of the first semiconductor chip 20 pass through between the semiconductor chips 20 and 30 to be led outward beyond the periphery edge 55 of the first semiconductor chip 20. - 特許庁

第１電極チップ３と第２電極チップ４とでワークＷを挟むときに第２電極チップ４とワークＷとの間に介入させて電気的導通を確保する導通手段２を設ける。例文帳に追加

The welding equipment performing welding while holding a workpiece W between the first and second electrode tips 3, 4, is provided with a conduction means 2 that secures electric conduction by being interposed between the second electrode tip 4 and the workpiece W. - 特許庁

中間基板２０上に突起電極４０を介して半導体チップ３０をフリップチップ接続して構成された発光部１０と、半導体チップ３０上に設けられた封止部５０とを備える。例文帳に追加

The semiconductor light-emitting device comprises a light emitter 10 constituted by carrying out flip chip connection of a semiconductor chip 30 through a projection electrode 40 on an intermediate substrate 20, and a sealing part 50 formed on the semiconductor chip 30. - 特許庁

高価なチップテスターを不用とし、また同時並列検査による被テストチップの検査時間も短縮し、チップテストにおいて大幅なコスト削減効果を得る。例文帳に追加

To obtain a considerable cost reduction effect in a chip test by making an expensive chip tester unnecessary and shortening the inspection time of a chip to be tested by simultaneous parallel inspection. - 特許庁

半導体チップ１１は、その主面がインナーリード１２と間隔をおいて対向しており、主面上で半導体チップ１１を保持するチップ保持部１２ａにおいて接着剤１３により保持されている。例文帳に追加

The main surface of a semiconductor chip 11 is provided facing an inner lead 12 keeping an interval and it is held on the main surface in a chip-holding region 12a for holding a semiconductor chip 11 with a bonding agent 13. - 特許庁

係るチップフォームは、前記チップに、イソシアネート基を有するバインダーを添加し、水蒸気によってバインダーを反応硬化させ、チップ間を結合することにより製造される。例文帳に追加

The chips are bonded with a binder having an isocyanate group and cured by steaming. - 特許庁

積層チップと基板８の積層チップを搭載する一面との間をアンダーフィル４で封止し、基板８に外部電極端子７を形成してチップ積層型半導体装置を得る。例文帳に追加

A space between the laminated chip and the one face mounting the laminated chip of the substrate 8 is sealed with an underfill 4, and an external electrode terminal 7 is formed in the substrate 8 to obtain a chip laminated semiconductor device. - 特許庁

電極チップの基端とシャンクの当接面の間隔が狭い仕様であっても、電極チップをシャンクから取り外すことができる電極チップ取外装置を提供する。例文帳に追加

To provide an electrode chip remover capable of removing an electrode chip from a shank even for a specification where a gap is narrow in an abutting face between a proximal end of the electrode chip and the shank. - 特許庁

この結果、ガラエポ基板１１は半導体チップ１２ごとに分割され、同時に半導体チップ１２をモールド樹脂で封止するための空間１４が半導体チップ１２の周囲に形成される。例文帳に追加

Consequently, the glass epoxy substrate 11 is divided into the individual semiconductor chips 12 and at the same time, spaces 14 for sealing the semiconductor chips 12 with a mold resin are formed around the semiconductor chips 12. - 特許庁

次に、完成チップがキャリア基板の対応するポケット内に取り付けられ、チップ間のグローバル相互接続部が、完成チップの一番上の平坦表面上に形成される。例文帳に追加

The finished chips are then mounted in the corresponding pockets of a carrier substrate, and global interconnects among the chips are formed on the top planar surface of the finished chips. - 特許庁

従来よりも、半導体チップ間の接続配線数を増加させた複数の半導体チップが接続されてなる半導体チップを用いた半導体装置を提供する。例文帳に追加

To provide a semiconductor device that is constituted by connecting a plurality of semiconductor chips increased in number of connection wirings therebetween, and uses the semiconductor chips. - 特許庁

短時間でチップ成形体をセッター上に密に整列させることができるチップ成形体整列装置及びチップ成形体整列方法を提供する。例文帳に追加

To provide a chip molding aligning device and a method of aligning a chip molding capable of closely aligning chip moldings on a setter in a short time. - 特許庁

隣接する半導体チップの間隔Dは、レーザ光束が半導体チップ78-2の上側の主表面の端78-2Tに遮蔽されずに、半導体チップの側面78-1Sに届く値に設定されている。例文帳に追加

An interval D between adjacent semiconductor chips is set to a value such that the laser luminous flux reaches the side face 78-1S of the semiconductor chip without being blocked by an end 78-2T of an upper principal surface of the semiconductor chip 78-2. - 特許庁

第２の半導体チップ６４は支持材料６０へと押圧されて、支持材料６０をスペーサ５０に隣接した、第１の半導体チップ４０と第２の半導体チップ６４との間の領域へと圧入する。例文帳に追加

A second semiconductor chip 64 is pressed into a support material 60 squeezing the support material 60 into a region adjacent a spacer 50 and between the first 40 and second 64 semiconductor chips. - 特許庁

繰り返し配列パターン回路３１を第１のチップ３２に形成し、調整回路３３を第２のチップ３４に形成し、第１，第２のチップ３２，３４相互間の電気的な接続を接続部３５による３次元接続とする。例文帳に追加

A repeated array pattern circuit 31 is formed in a first chip 32, an adjustment circuit 33 is formed in a second chip 34, and an electrical connection between the first and second chips 32 and 34 is a three-dimensional connection using a connection section 35. - 特許庁

実装基板１０上に、複数のＬＥＤチップ２０を互いに離隔して実装し、ＬＥＤチップ２０の周囲及びＬＥＤチップ２０同士の間隙部分に、蛍光体部３０を配設した。例文帳に追加

On a mounting substrate 10, a plurality of LED chips 20 are mounted separately from each other, and a fluorescent body part 30 is disposed at a periphery of the LED chips 20 and at a space portion between the LED chips 20. - 特許庁

ＩＣチップ４をフランジ部８で保持し、ＩＣチップ４の外面を覆う状態で圧入栓部９を２次成形して、ＩＣチップ４をフランジ部８と圧入栓部９との間にインサート固定する。例文帳に追加

The IC chip 4 is fixed in between the flange portion 8 and the press-fit plug 9 by a secondary molding of the press-fit plug portion 9 in a way that the press-fit plug portion 9 covers the outer surface of the IC chip 4 while supporting the IC chip 4 with the flange portion 8. - 特許庁

親チップ１の活性表面には、子チップ２の接合領域１１が設定されており、この接合領域１１には、導電性材料からなる複数のチップ間接続用バンプ１２が隆起して形成されている。例文帳に追加

A joint region 11 for a child chip 2 is provided on an active surface of a parent chip 1, and a bump 12 of conductive material for connecting a plurality of chips is raised in the joint region 11. - 特許庁

これら複数のチップからなる情報処理システムを、各チップが相互に積層して配置され、ボールグリッドアレイ(BGA)やチップ間のボンディングによって配線された情報処理システム・モジュールとして構成する。例文帳に追加

The information processing system configured of a plurality of chips is configured as an information processing system module in which respective chips are arranged so as to be laminated with each other, and wired by bonding between ball grid arrays (BGA) or chips. - 特許庁

次いで、チップ１に加熱電流Ｉhを流した後、チップ１に流す電流を微弱電流Ｉmに戻してチップ１の電極間電圧Ｖm2として検出する。例文帳に追加

Subsequently, the heating current Ih is fed to the chip 1, and the current to the chip 1 is returned to the feeble current Im, before the inter-electrode voltage Vm2 of the chip 1 is detected. - 特許庁

センサチップ１２それぞれは、隣接するセンサチップ１２に対向するチップ端部と画素列の端部に位置する画素との間に金属層を配置する。例文帳に追加

Each of the sensor chips 12 is provided with a metallic layer located between a chip end opposed to the adjacent sensor chips 12 and the pixel at the end of the pixel array. - 特許庁

従って、ＩＣチップ４４のとＩＣチップリーダ５１との間で交信されるフィギアＩＤ等の信号の強度低下が有意に抑制され、ＩＣチップ４４から高い認識精度でフィギアＩＤを読み取ることができる。例文帳に追加

Consequently, degrading of the intensity of a signal of a figure ID etc. communicated between the IC chip 44 and the IC chip reader 51 is suppressed significantly, and the figure ID can be read from the IC chip 44 with high accuracy in recognition. - 特許庁

本発明は一対の基板間にチップが内蔵されたチップ内蔵基板を製造するチップ内蔵基板の製造方法に関し、電子部品を第１の基板にワイヤ接続しても高い信頼性を維持させることを課題とする。例文帳に追加

To sustain high reliability even if an electronic component is connected to a first substrate with a wire in a process for producing a built-in chip substrate where a chip is built in between a pair of substrates. - 特許庁

ＷＬ−ＣＳＰにおいて、チップ単位でトレーサビリティ管理を行うための指標が、チップを一切、大型化することなく、かつ短時間でチップに形成された半導体装置を提供する。例文帳に追加

To provide a semiconductor device, in a WL-CSP, in which indexes used to manage traceability on a chip-by-chip basis are formed in each chip in a short time without increasing the size of the chip at all. - 特許庁

外部試験装置１と、チップ２内に形成されるＢＩＳＴ４と、外部試験装置１とチップ２との間に介在されるＢＯＳＴ３とでチップ２の動作試験が行われる。例文帳に追加

An operation test is performed by an external test device 1, a BIST 4 formed in a chip 2, and a BOST 3 arranged between the external test device 1 and the chip 2. - 特許庁

ＥＳＤ保護回路が、第１のチップと第２のチップそれぞれに形成されているので、特に、ＣＤＭモデルに従う異なるチップ間におけるＥＳＤ電荷のディスチャージを、効果的に行うことができる。例文帳に追加

The ESD protecting circuits are formed in the first chip and the second chip so that the discharge of ESD charge between the different chips following a CDM model can be effectively carried out. - 特許庁

焼き嵌めでチップ取付座２３の凹陥部２５にチップ２６の凸部３２を嵌合すると共に凹陥部２５と側壁２３ｂ，２３ｃでチップ２６の凸部３２と側面２９の間を押圧して固定する。例文帳に追加

The protruded portion 32 of the tip 26 is fitted to the recessed portion 25 of the tip mounting seat 23 with shrinkage fitting and the protrusion 32 of the tip 26 is fixed by pressing a part between the protrusion 32 and the side face 29 with the recessed portion 25 and the side wall 23b. - 特許庁

センサ１０は、主に、センサチップ２０と、このセンサチップ２０を取り付けるための部材である被取付部材３０と、センサチップ２０および被取付部材３０との間に介在する磁性流体４０等から構成されている。例文帳に追加

A sensor 10 mainly comprises: a sensor chip 20; a chip-mounting member 30 which is a member for mounting the sensor chip 20; and magnetic fluid 40 interposed between the sensor chip 20 and the mounted member 30. - 特許庁

メモリ素子も、収容空間中に設置され、チップ基板とチップ基板に電気的に接続する少なくとも一つの機能素子からなり、チップ基板は、一組の導電パッドを有し、リードのもう一端に電気的に接続する。例文帳に追加

The memory element is also set in the storage space, and includes a chip substrate and at least one functional element electrically connected to the chip substrate, and the chip substrate has a set of conductive pads to be electrically connected to the other end sides of the leads. - 特許庁

チップコンタクトポイント３３が、チップスイッチングコンタクトポイント３９よりも、チップコンタクト３０のコンタクトセクション３２が取り付けられる端部３４から離間している。例文帳に追加

The tip contact point 33 is further away from an end 34 of the tip contact 30, to which the contact section 32 attaches, than the tip switching contact point 39. - 特許庁

これら書き込み信号により、チップ毎の補正データに基づいて、チップ毎に点灯時間を調整し、各チップの積分光量を一定にする。例文帳に追加

Thus, a lighting time can be adjusted for each chip, and the integrated light quantity of each chip can be made fixed based on the correction data of each chip according to the writing signals. - 特許庁

これにより、高価なチップテスターが不用になり、また同時並列検査によって被テストチップの検査時間も短縮し、チップテストにおいて大幅なコスト削減効果が得られる。例文帳に追加

Therefore, an expensive chip tester is made unnecessary and the inspection time of the chip to be tested is shortened by simultaneous parallel inspection, whereby a considerable cost reduction effect is obtained in the chip test. - 特許庁

本発明はパッケージへのフリップチップの搭載方法であって、ICチップであるフリップチップとパッケージの基板との隙間をボンディングテープでうめることにより目的を達成する。例文帳に追加

In this mounting method of a flip chip on a package, a clearance between a flip chip, which is an IC chip, and a board of a package is filled with a bonding tape. - 特許庁

本発明は、集積回路チップ内部または集積回路チップ間、例えば小型積層チップ内に存在する複雑な集積システムにおけるデータの非同期通信に関する。例文帳に追加

The invention relates to the asynchronous communication of data in complex integrated systems present inside integrated circuit chips or between integrated circuit chips, for example in a compact stack of chips. - 特許庁

チップ積層体１０とパッケージ基板８０とは、チップ積層体１０の第１半導体チップ１００とパッケージ基板８０との間に配置されるソルダボール１１０を介して電気的に連結される。例文帳に追加

The chip laminate 10 and the package substrate 80 are electrically connected via a solder ball 110 arranged between the package substrate 80 and a first semiconductor chip 100 of the chip laminate 10. - 特許庁

再生チップ３Ｂを用いる際に、再研磨により初期使用のチップに比し幅が縮小したことで生ずる当該再生チップ３Ｂと接着部１１の反先端側面との隙間にスペーサ２１を介在させる。例文帳に追加

When using the recycled tip 3B, a spacer 21 is interposed in clearance between the regenerated tip 3B and an anti-tip side surface of an adhesive part 11 generated by reducing a width more than an initially using tip by repolishing. - 特許庁

フリップチップ１２におけるチップ１７の部材取付面に樹脂バリを付着形成することなく、該チップ１７と基板１５との隙間２５内に封止用樹脂材料を効率良く且つ確実に加圧注入する。例文帳に追加

To efficiently inject a resin material for sealing surely into an opening 25 between a chip 17 and a substrate 15 at pressure without attaching and forming resin burrs onto the member mounting surface of the chip 17 in a flip chip 12. - 特許庁

半導体チップの製造時間の短縮化、形成の高集積化及び歩留まりの向上を図った半導体チップ製造方法及び当該方法により製造される半導体チップを提供する。例文帳に追加

To provide a method for manufacturing a semiconductor chip by which a time required for manufacturing it can be shortened and high integration and yield be improved, and a semiconductor chip using the same. - 特許庁

ＬＳＩチップとＴＡＢテープの間のリード接続部又はＬＳＩチップ自体に過度の応力がかからず、ＬＳＩチップの動作時に発生する熱を効率的に放熱することができる表示装置を提供する。例文帳に追加

To provide a display apparatus wherein no excess stress is exerted to a lead connection part between an LSI chip and a TAB tape or the LSI chip itself, and heat produced in the operation of the LSI chip can efficiently be dissipated. - 特許庁

第１のチップ４１２と第２のチップ４００の間の通信回路は第１のチップ４１２上に置かれた第１の回路を含み、第１の端子１０９、１１１の第１の信号と第２の端子１０１の第２の信号を伝送する。例文帳に追加

By a communication circuit between the 1st chip 412 and the 2nd chip 400, which includes a 1st circuit placed on the 1st chip 412, a 1st signal of 1st terminals 109, 111 and a 2nd signal of a 2nd terminal 101 are transmitted. - 特許庁

ＬＳＩチップ実装可撓配線板１１は、可撓配線板１２の開口１８内に間隔保持手段２０を介して、ＬＳＩチップ１３を搭載してＬＳＩ用端子１６とＬＳＩチップ１３とを電気的に接続する。例文帳に追加

An LSI chip mounting flexible wiring board 11 is equipped with the space keeping means 20 which is provided inside the opening 18 of the flexible wiring board 12 to electrically connect the LSI terminal 16 with the LSI chip 13 when the LSI chip 13 is mounted on the wiring board 11. - 特許庁

チップ部品の整列作業の自動化を図るにあたって、部品点数を低減してコストの上昇を抑制できるとともに、手間のかかる整列チップ部品の移し替えを不要にできるチップ部品整列装置を提供する。例文帳に追加

To provide a chip component alignment device capable of restricting increase of costs by reducing the number of part items and dispensing with a troublesome transfer work of aligned chip parts in automating alignment works of the chip parts. - 特許庁

分配部材は、密集された形態で配列され、超軽合金材質からなる複数の廃チップ３１と、廃チップの間に介在されて廃チップを一体的に連結する融着物３２を含む。例文帳に追加

The distribution member includes a plurality of clustered scrapped tips 31 including hard metal, and a fusion material 32 interposed between the scrapped tips to connect the scrapped tips to each other. - 特許庁