「チップ間」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

半導体チップ本体を貫通する電極を有する半導体チップにおいて、半導体チップ本体が厚い場合であっても、電極と半導体チップ本体との間に介在する絶縁部を容易に形成でき、且つ電極の信頼性を高くすることができるようにする。例文帳に追加

To easily form, in a semiconductor chip having an electrode penetrating through a semiconductor chip body, an insulating portion interposed between the electrode and the semiconductor chip body, and to improve the reliability of the electrode even if the semiconductor chip body is thick. - 特許庁

極めて簡便に層間接着剤が付着した半導体チップを得ることができ、凸状電極を有する半導体チップであっても接続信頼性の高い高積層型の半導体チップ積層体を製造することができる半導体チップ積層体の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor chip laminated body extremely easily providing a semiconductor chip with an interlayer adhesive adhering thereto, and manufacturing a high lamination type semiconductor chip laminated body high in connection reliability even by semiconductor chips each having a projecting electrode. - 特許庁

本フリップチップ実装用の封止樹脂は、半導体チップを実装基板にフリップチップ方式によりはんだ接合して実装する際に、半導体チップと実装基板との間に充填し、はんだ接合部を封止する封止樹脂である。例文帳に追加

This sealing resin for flip-chip mounting is filled between the semiconductor chip and the mounting substrate and seals a solder jointing part at solder jointing and mounting the semiconductor chip onto the mounting substrate by a flip-chip method. - 特許庁

半導体装置１は、基板１２上に実装された半導体チップ１０と、半導体チップ１０の上部に設けられたヒートスプレッダ２０と、半導体チップ１０とヒートスプレッダ２０との間に介在し、半導体チップ１０を覆う封止樹脂３０と、を備えている。例文帳に追加

The semiconductor device 1 includes: a semiconductor chip 10 mounted on a substrate 12; a heat spreader 20 disposed above the semiconductor chip 10; and a sealing resin 30 which is interposed between the semiconductor chip 10 and the heat spreader 20 to cover the semiconductor chip 10. - 特許庁

同一パッケージ１１内に複数の電力用半導体チップ１２と複数のダイオードチップ１３とが搭載され、電力用半導体チップ１２とダイオードチップ１３とは、パッケージ１１内に等間隔に分散して配置される。例文帳に追加

A plurality of power semiconductor chips 12 and a plurality of diode chips 13 are mounted in the same package 11 wherein the power semiconductor chips 12 and the diode chips 13 are arranged in the package 11 while being dispersed at constant intervals. - 特許庁

制御可能な周波数を生成するための半導体チップにおいて、熱源を有するチップ領域と電圧制御式の発振回路のチップ領域との間で妨害となる熱結合が可能な限り小さくなる半導体チップを提供すること。例文帳に追加

To provide a semiconductor chip for generating a controllable frequency, in which obstructive thermal binding between a chip region having a heat source and a chip region of a voltage-controlled oscillating circuit is minimized. - 特許庁

還流ダイオード２ａが形成されたチップをスイッチング素子１ａが形成されたチップ上に積層し、両チップの主面と両チップ間とに平板状の接続端子Ｔｅ１，Ｔｃ１，Ｔｃ２を固着して半導体装置を構成する。例文帳に追加

A semiconductor device is constituted by laminating a chip, where a reflux diode 2a is formed onto the chip mounting a switching element 1a thereon, and by fixing planar connection terminals Te1, Tc1 and Tc2 to the main surfaces of both chips and between both chips. - 特許庁

上下を半導体チップに挟まれる半導体チップにおいても十分な放熱を行うことができ、また上下に位置する半導体チップにおいても十分な放熱が可能で、且つ積層される半導体チップ間の位置決めが容易な半導体装置を提供する。例文帳に追加

To provide a semiconductor device capable of sufficiently radiating heat even a semiconductor chip vertically sandwiched between upper and lower semiconductor chips, sufficiently radiating heat even in the vertically disposed chips at upper and lower positions and easily positioning between the chips to be laminated. - 特許庁

第１の電極１０１と第２の電極１０３とは、第１の半導体チップ１０２の主面、第２の半導体チップ１０４の側面及び第２の半導体チップ１０４の主面にかけて形成された第１のチップ間配線１０８により接続されている。例文帳に追加

The first electrode 101 is connected to the second electrode 103 by a first inter-chip wiring 108 formed between the main surface of the first semiconductor chip 102, the side surface of the second semiconductor chip 104, and the main surface of the second semiconductor chip 104. - 特許庁

安定した半導体チップ間の導通信頼性および隣接する半導体チップの接続電極の高い絶縁信頼性、さらに、更なる高密度化の要求に対応しうるチップオンチップ型の半導体装置、および半導体装置の製造方法及び電子部品を提供する。例文帳に追加

To provide a chip-on-chip type semiconductor device that has high stable conduction reliability between semiconductor chips and high insulation reliability of connection electrodes of adjacent semiconductor chips, and complies with a demand for higher density, to provide a method of manufacturing the semiconductor device, and to provide an electronic component. - 特許庁

本発明による半導体装置は、スイッチング動作を行うパワーチップ１と、パワーチップ１を制御するＩＣ２と、パワーチップ１とＩＣ２とをモールド樹脂で封止したパッケージ３と、パッケージ３のパワーチップ１とＩＣ２との間に形成された貫通穴４とを備えることを特徴とする。例文帳に追加

The semiconductor device includes: a power chip 1 that performs switching operation; an IC 2 that controls the power chip 1; a package 3 that seals the power chip 1 and IC 2 by a mold resin; and a through-hole 4 that is formed between the power chip 1 of the package 3 and IC 2. - 特許庁

複数の被制御チップを積層して構成される積層半導体装置では、制御チップが積層半導体層の外部に設けられており、被制御チップと制御チップとの間のデータ転送による遅延等が問題となっている。例文帳に追加

To solve a problem in a laminated semiconductor device composed by laminating a plurality of control object chips on one another, wherein a control chip is arranged outside a laminated semiconductor layer, and delays, or the like, caused by data transfer between the control object chips and the control chip becomes an issue. - 特許庁

チップ数と同数のチップ選択信号端子を設けることなく、チップ固有のチップアドレスデータを容易に内蔵することができて、省面積化およびコンパクト化の他、製造期間の短縮化や製造コストの削減を図る。例文帳に追加

To provide a semiconductor integrated circuit device that can incorporate easily chip address data being intrinsic for a chip without providing chip selecting signal terminal having the same numbers as the number of chips, reduces the chip area, miniaturizes the chip size, shortens the manufacturing period, and reduces the manufacturing cost. - 特許庁

アンダーカットなどの不具合を伴うことなく高速での溶接が可能であり、これと同時に、絶縁チップそれ自体の耐熱・耐久性を良好なものにできると共に絶縁チップと給電チップおよびワイヤガイドチップとの間での結合をも良好な状態に維持できるようにする。例文帳に追加

To weld at high speed without being accompanied by an defect such as undercut, to improve the heat resistance and durability of an insulation tip itself as well and to keep connections between the insulation tip and a power feed tip and between the insulation tip and wire tip in good condition. - 特許庁

チップ接着装置は、絶縁接着テープを供給するテープ供給部と、第１チップの電極パッド間の領域に絶縁接着テープを貼付けるテープ貼付手段と、絶縁接着テープに第２チップを貼付けるチップ貼付手段とをさらに備える。例文帳に追加

Additionally, the chip bonding apparatus is equipped with a tape supply section for supplying the insulating adhesive tape, a tape application means for applying the insulating adhesive tape to the region between the electrode pads of the first chip, and a chip application means for applying a second chip to the insulating adhesive tape. - 特許庁

半導体チップの背面に接着層を介して配設される板部材に、半導体チップの側面に向かって傾いた面が設けられるので、接着層が半導体チップの背面からはみ出して形成されるフィレットが、傾斜面と半導体チップの側面との間に形成されやすくなる。例文帳に追加

Since the plate member provided on the back surface of the semiconductor chip via the bonding layer has the inclined edge surfaces on both the side surfaces of the semiconductor chip, filets formed by the bonding layer which are extruded from the back surface of the semiconductor chip are easy to be formed between the inclined edge surfaces and both the side surfaces of the semiconductor chip. - 特許庁

半導体チップの狭ピッチ化に伴い金スタッドバンプの高さが減少しても、チップ−基板間へアンダーフィル樹脂を完全充填し、微小塵によるチップアクティブ面の損傷を防止できるフリップチップ接続方法を提供する。例文帳に追加

To provide a flip-chip connection method which can prevent damage on a chip active surface caused by fine dust by completely packing an underfill resin between a chip and a substrate even if the height of a gold stud bump reduces in accordance with a narrow pitch processing of a semiconductor chip. - 特許庁

半田からなる金属バンプを有する半導体チップを配線基板上にフリップチップ実装して、半導体チップと配線基板との間隙にアンダーフィル樹脂を充填する際に、アンダーフィル樹脂内に発生する気泡を抑制することができる半導体チップの電極構造を提供する。例文帳に追加

To provide an electrode structure for a semiconductor chip that will enable air bubbles produced in underfill resin to be controlled when flip-chip bonding a semiconductor chip onto a wiring substrate, the semiconductor chip having a metal bump made of solder, and filling up a gap between the semiconductor chip and the wiring substrate with the underfill resin. - 特許庁

実装フレーム１１は、半導体チップ１３を接着するチップ接着部１１Ａと、チップ接着部１１Ａの両側方に形成され、実装基板１２と接続する基板接続部１１Ｃと、チップ接着部１１Ａと基板接続部１１Ｃとの間にそれぞれ形成された弾性部１１Ｂとを有している。例文帳に追加

The mounting frame 11 includes a chip bonding portion 11A where the semiconductor chip 13 is bonded, substrate connection portions 11C formed on both sides of the chip bonding portion 11A and connected to the mounting substrate 12, and elastic portions 11B formed between the chip bonding portion 11A and substrate connection portions 11C, respectively. - 特許庁

放熱性キャップ２５は、半導体チップの上を覆う天板部２５ａと天板部２５ａを保持する脚部２５ｂとを有し、複数の半導体チップのうちの最も発熱量が大きい半導体チップ１２は、上面と天板部２５ａの下面との間隔が他の半導体チップ１３よりも狭い。例文帳に追加

The heat dissipating cap 25 includes a top plate portion 25a covering tops of the semiconductor chips and a leg portion 25b holding the top plate portion 25a, and the semiconductor chip 12 having the largest heating value among the plurality of the semiconductor chips includes a narrower interval between the top and the bottom of the top plate portion 25b than other semiconductor chips 13. - 特許庁

ＬＳＩ機能部７０２、ＬＳＩ機能部７０７、送信チップ８０１、又は受信チップ８０２を制御する制御信号CTRLを、送信チップ８０６と受信チップ８０７との間で無線信号Ｓｍとは別の無線信号Ｓｃにして伝送する。例文帳に追加

A control signal CTRL for controlling an LSI functional part 702, an LSI functional part 707, the transmitter chip 801, or the receiver chip 802 is converted into a radio signal Sc different from the radio signal Sm, and transmitted between a transmitter chip 806 and a receiver chip 807. - 特許庁

半導体装置は、送受光素子３ａを有するＣＰＵチップ４と、送受光素子３ｂを有するメモリチップ５と、送受光素子３ａ，３ｂの間で光を伝送するための導波路２を有し、ＣＰＵチップ４およびメモリチップ５と接合されたトランスポーザ１とを備える。例文帳に追加

The semiconductor device includes a CPU chip 4 having a transmitting and receiving optical element 3a, a memory chip 5 having a transmitting and receiving optical element 3b, and the transposer 1 which has a waveguide 2 for transmitting light between the transmitting and receiving optical elements 3a and 3b and is joined to the CPU chip 4 and memory chip 5. - 特許庁

ＩＣチップを基板の一面上にフリップチップ実装し、ＩＣチップと基板との間にアンダーフィル材を充填してなる電子装置において、ＩＣチップからアンダーフィル材を介した基板の他面側への放熱性を向上させる。例文帳に追加

To increase a heat radiation efficiency from an IC chip toward the other side of a substrate with an underfill material disposed therebetween in an electronic device having the IC chip flip-chip mounted on one surface of the substrate and also having the underfill material provided between the IC chip and the substrate. - 特許庁

セラミック製のチップキャリア内に素子チップを収納し、チップキャリアの上面のシールリングにキャップを溶接して素子チップを封止した電子部品において、Ｎｉメッキされたキャップとシールリングとの間の十分な気密性を確保することにある。例文帳に追加

To secure sufficient airtightness between an Ni-plated cap and a seal ring of an electronic component constituted by putting an element chip in a ceramic-made chip carrier and sealing the element chip by welding the cap to the seal ring on the top surface of the chip carrier. - 特許庁

制御部は、多連状チップ部品体３のある一つのチップ部品の特性を対応するプローブにより測定する間、当該チップ部品に隣接するチップ部品の特性を対応するプローブが測定しないように駆動手段を制御する。例文帳に追加

The control part controls the driving means so that the characteristic of the adjacent chip part is not measured by the corresponding probe during the measurement of the characteristic of a certain one chip part of the multiple chip part body 3 by the corresponding probe. - 特許庁

ＳＲＡＭチップと他のＩＣチップとを含み、該両チップの対応する出力端子が、単一の外部出力端子に共通接続されて成る複合半導体装置に於いて、ＳＲＡＭのデータ保持テスト期間中に、他のチップのテストを可能とする。例文帳に追加

To enable the test of the other chips during the data holding test period of an SRM in a composite semiconductor device where a SRAM(static RAM) chip and the other IC chips are included and the corresponding output terminals of both chips are connected in common to a single external output terminal. - 特許庁

チップ素子間距離を減らすことができて高密度実装可能で、かつ客先要求の各種チップ素子を組み合わせた多連チップ素子を短納期、低コストで製造することができる多連チップ素子の製造方法を提供する。例文帳に追加

To provide a method by which such a multiple chip element can be manufactured at a low cost that can be packaged at a high density by reducing the distances between chip elements, and can be constituted by combining various kinds of chip elements requested by a customer with each other. - 特許庁

射出スリーブとプランジャチップと該射出スリーブと該プランジャチップとの間に配設されるリングチップとにより構成される高真空ダイカストマシンの射出部構造において、高真空度を維持しながらリングチップの耐久性を向上させること。例文帳に追加

To improve the durability of a ring tip while keeping high vacuum degree, in a structure of the injection part in a high vacuum die casting machine constituted of an injection sleeve, a plunger tip and the ring tip between this injection sleeve and this plunger tip. - 特許庁

電極２同士をつなぐ配線が評価対象となる半導体チップの最小ピッチ部の配線幅、配線間隔となる箇所を持つフリップチップ実装評価用ＴＥＧチップ１と、ＴＥＧチップ１の電極２と相対する配線電極５を形成したＴＥＧ基板４を組み合わせた。例文帳に追加

A flip chip mounting evaluating TEG chip 1 having locations as a wiring width and a wiring interval of a minimum pitch part of a semiconductor chip in which the wiring connecting electrodes 2 with each other is an object of evaluation is combined with a TEG substrate 4 forming a wiring electrode 5 opposing to the electrode 2 of the TEG chip 1. - 特許庁

スパークプラグの接地電極に接合する複合電極チップ９０は、貴金属チップ９２を中間部材９３に接合し（チップ接合工程）、その側周面９８を切削することで（チップ切削工程）、細く長く形成される。例文帳に追加

The composite electrode chip 90 jointed to a ground electrode of this spark plug is formed slenderly and long by jointing a noble metal chip 92 to an intermediate member 93 (chip joint process) and by cutting its side peripheral surface 98 (chip cutting process). - 特許庁

電子部品と樹脂層３の表面３Ａとの間の導体路となるワイヤ１３、２３は、ＭＰＵチップ１０、およびチップコンデンサ２０の端子部１１、２１上に立設され、ＭＰＵチップ１０、およびチップコンデンサ２０とともに樹脂層３に埋めこまれる。例文帳に追加

Wires 13 and 23 which become conductor paths between electronic parts and the surface 3A of a resin layer 3 are respectively erected on the terminal sections 11 and 21 of an MPU chip 10 and a chip capacitor 20, and buried in the resin layer 3 together with the chip 10 and the capacitor 20. - 特許庁

表面に金属配線が形成された有機基板と、前記有機基板の金属配線とフリップチップ構造で接続された薄型のシリコンチップと、前記シリコンチップの表面保護用に、前記有機基板と前記シリコンチップとの間に封入された封止部材とを備えたことにある。例文帳に追加

The semiconductor device incorporates an organic substrate which has metallic traces on its top surface, a low-profile silicon chip connected with the metallic traces on this organic substrate using a flip chip structure, and sealing materials encapsulated between the organic substrate and the silicon chip for protection of the top surface on the silicon chip. - 特許庁

基板とＩＣチップとを接着剤を介して接続するＩＣチップの接続装置において、受圧部材を受圧部材ベースと接ＩＣチップ部材とで構成し、受圧部材ベースと接ＩＣチップ部材との間に構造体を介在させた機構。例文帳に追加

The IC chip connecting apparatus for connecting a substrate and an IC chip via an adhesive agent, wherein a pressure-receiving member comprises a pressure-receiving member base and the member adjacent to the IC chip, and a structure is interposed between the pressure-receiving member and the member adjacent to the IC chip. - 特許庁

筆記チップとインクチューブ又は／及びチップ保持体との間を超音波を用いることなく必要な箇所を適切に溶着でき、筆記チップの脱落やインクの漏れ等を生じないようにできる筆記具及び筆記チップの溶着方法を提供する。例文帳に追加

To provide a welding method for a writing instrument and writing tip by which the necessary positions between a writing tip and an ink tube or/and a tip holder can be properly welded without using an ultrasonic wave while the prevention of the writing tip separation and the ink leakage is assured. - 特許庁

半導体装置は、インダクター１４を有する第１のチップ１０と、第１のチップ１０と重ねられ、導電層２２を有する第２のチップ２０と、第１及び第２のチップ１０，２０間に設けられた第１の磁気遮蔽層１９とを具備する。例文帳に追加

This semiconductor device comprises a first chip 10 having the inductor 14, a second chip 20 which is superposed on the first chip 10 and has a conductive layer 22, and a first magnetic shielding layer 19 provided between the first and the second chips 10, 20. - 特許庁

ＲＦアンプチップとデジタルサーボチップの間のゲインコントロール信号ラインを削減し、ＣＤおよびＣＤ−ＲＷの両方を再生する場合にも、ゲインアップ回路を内蔵していないＣＤのみを再生する場合のＲＦアンプチップと同じＲＦアンプチップを使用する。例文帳に追加

To use an RF antenna chip which is the same as the RF antenna chip of the case only the CD not including a gain part circuit is reproduced even when both of the CD an CD-RW are reproduced by decreasing the gain control signal lines between the RF antenna chip and a digital servo chip. - 特許庁

圧電材料チップ３、４の表面に体積収縮材料５の層を形成し、半導体集積回路チップ２および圧電材料チップ３、４を封止材料７で封止した後に体積収縮材料４の体積を減少させることにより圧電材料チップ表面に空間を形成する。例文帳に追加

A volume contraction material 5 layer is formed on the surfaces of piezoelectric material chips 3, 4, and a semiconductor integrated circuit chip 2 and the piezoelectric material chips 3, 4 are sealed with a sealing material 7, and thereafter the volume of the volume contraction material 5 is reduced, whereby a space is formed on the surface of the piezoelectric material chip. - 特許庁

固体チップ表面でのハイブリダイゼーション速度を改善し、短時間で計測が可能で高感度、かつ、擬陽性ハイブリダイゼーションの少ないＤＮＡプローブチップ、ＤＮＡプローブチップの作成法、および、ＤＮＡプローブチップにおけるハイブリダイゼーション法を提供すること。例文帳に追加

To provide a DNA probe chip which improves a hybridization rate on the surface of a solid chip, carries out a measurement in a short period of time with high sensitivity and causes less pseudopositive hybridizations, and also to provide a method of producing the DNA probe chip and a hybridization method for the DNA probe chip. - 特許庁

チップ装着面を設けた基板とリッド体との間にベアチップを介設し、前記基板と前記リッド体とを引き付ける接合部材を設け、この接合部材により前記リッド体で前記ベアチップを前記基板に押圧して、前記ベアチップを前記基板に接続した。例文帳に追加

The bare chip is interposed between a board where a chip mounting face is provided and a lid, a bonding member is provided to attract the board and the lid, and the bare chip is pressed against the board by the bonding member and connected to the board. - 特許庁

本発明の半導体素子１は、基板１０上に実装される複数のチップ部品２ａ、２ｂと、複数のチップ部品２ａ、２ｂの間で、そのチップ部品２ａ、２ｂの実装面から突出する凸部１１と、複数のチップ部品２ａ、２ｂおよび凸部１１を覆う状態で形成される絶縁膜３とを備えている。例文帳に追加

The semiconductor element 1 comprises a plurality of chip components 2a, 2b mounted on a board 10, protrusions 11 protruding from the mounting surface of the chip components 2a, 2b between the components 2a, 2b, and an insulation film 3 covering the chip components 2a, 2b and the protrusions 11. - 特許庁

スクリーンセーバー・モード時、チップ間インタフェース１３によって、マスターチップ１０ｍ側のタイミング信号ＴＭ等がスレーブチップ１０ｓ側に供給され、２つのチップ１０ｍ，１０ｓは同一のタイミングで動作する。例文帳に追加

In screen saver mode, a timing signal TM of the side of a master chip 10m is supplied to the side of a slave chip 10s through inter-chip interlacing 13 and the two chips 10m and 10s operate in the same timing. - 特許庁

ＩＣチップブリッジ型アンテナ２のＩＣチップ取付領域３におけるアンテナ線末端部６を除いた少なくともアンテナ線４間に絶縁層７を形成した後に、ＩＣチップ取付領域３に接着層８を形成し、その後にＩＣチップを実装する。例文帳に追加

After forming an insulating layer 7 at least between antenna wires 4 excluding an antenna wire terminal part 6 in the IC chip fitting area 3 of the an IC chip bridge type antenna 2, an adhesive layer 8 is formed on the fitting area 3 and then an IC chip is packaged on the adhesive layer 8. - 特許庁

この方法においては、半導体チップ３７と基板１８との間の接着材料４０による接着力を低減させた後、半導体チップ３７をその側面から押圧して接着材料４０による接着を解き半導体チップ３７をほぼ平行移動させて、半導体チップ３７を基板から取り外す。例文帳に追加

In the method, the adhesion between the semiconductor chip 37 and the board 18 due to the adhesive material 40 is reduced, and then the semiconductor chip 37 is pressed from the side face to release the adhesion with the adhesive material 40 and then is moved nearly parallelly to be removed from the board. - 特許庁

相対向して配されるヘッドチップ５２Ａおよび５２Ｂにより形成される画像において、ヘッドチップ５２Ａとヘッドチップ５２Ｂとの境界部分に対応する部分に隙間が生じないように画素を補完する補完用吐出口列５２ｂｍがヘッドチップ５２Ｂに設けられるもの。例文帳に追加

A complementary discharge opening array 52bm is set at a head chip 52B for complementing pixels to prevent a gap from occurring at a part corresponding to a boundary part between a head chip 52A and the head chip 52B in image formed by the head chips 52A and 52B arranged to be opposite to each other. - 特許庁

チップの実装領域を有するテープを準備する工程１０２と、実装領域内に孔を穿設する工程１０４と、チップ側から、チップとテープとの間にアンダーフィル材を充填し、チップを実装領域へ接着する工程１０６とを含む。例文帳に追加

A disclosed method includes the steps of preparing a tape having a mounting area for a chip 102, drilling a hole within the mounting area 104, and adhering the chip to the mounting area by underfilling an underfill material between the chip and the tape from one side of the chip 106. - 特許庁