「チップ間」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

同一ウェハ内において、チップ内又はチップ間の配線の厚さに差をつける成膜方法を提供すること。例文帳に追加

To provide a depositing method which makes difference in the thickness of wiring within a chip or between chips in the same semiconductor wafer. - 特許庁

比較的大きいサイズのフィラーは、半導体チップ１の主面と絶縁性フィルム２の間に挟まれ、チップ主面に応力を与える。例文帳に追加

The filler having a relatively large size is sandwiched between the main surface of the chip 1 and the insulating film 2 and gives a stress to the main surface of the chip 1. - 特許庁

被覆電線２０，２１の交差部分Ｃを、ホーン側チップ１１とアンビル側チップ１２との間に挟んで加圧する（挟圧工程）。例文帳に追加

The crossing part C of the coated wires 20 and 21 is held between a horn side chip 11 and an anvil side chip 12 to be pressurized (a holding and pressurizing process). - 特許庁

半導体チップ間の配線が交差するのを低減し、少ない配線層でマルチチップ化が可能な半導体装置を提供する。例文帳に追加

To provide a semiconductor device, on which multiple chips can be mounted with the reduced number of wiring layers by reducing intersecting of wirings between semiconductor chips. - 特許庁

また、緩衝区間は、非凍上性材料（例えば、礫、砂、ウッドチップ、クリンカアッシュ、廃タイヤチップなど）で置換する。例文帳に追加

The buffer section substitutes nonfreezing materials (for instance, gravel, sand, wood chips, clinker ash, waste tire chips, or the like). - 特許庁

たとえばＳＲＡＭチップ２のホールドテストのデータ保持期間内にフラッシュメモリチップ３のテストを行なう。例文帳に追加

For example, a test of the flash memory chip 3 is performed during a data holding period of a hold-test of the SRAM chip 2. - 特許庁

伝送対象信号DATAを送信チップ８０１と受信チップ８０２との間で無線信号Ｓｍにして伝送する。例文帳に追加

A signal DATA to be transmitted is converted into a radio signal Sm, and then transmitted between a transmitter chip 801 and a receiver chip 802. - 特許庁

バンプの補強効果や半導体チップと実装基板の間隙の密閉性を高くすることができるフリップチップ実装方法を提供する。例文帳に追加

To provide a method for mounting a flip-chip that enables reinforcement effects of a bump and enables high sealing property of a gap between the semiconductor chip and a mounting substrate. - 特許庁

各々のチップは、遅延及び振幅を時間の関数として算出することに関連する全ての複雑さをチップから除去するように設計される。例文帳に追加

Each chip is designed to elimiante all the complicatedness related to determination of delay and amplitude as a function of time from the chip. - 特許庁

このメモリはイネーブル信号を受けるパッドをチップ間において共通に接続した複数のチップを積層して構成されている。例文帳に追加

The memory is constituted by laminating a plurality of chips with which a pad for receiving an enable signal is connected in common between the chips. - 特許庁

高精度に回路定数を設定可能で、しかも、チップ部品を交換する際の手間を削減可能な部品（チップ部品の保持具）を実現する。例文帳に追加

To obtain parts (chip component holder) the circuit constant of which can be set with high accuracy and which can reduce the labor and time required at the time of exchanging a chip component for another. - 特許庁

複数のコアが形成されたチップ上の配線の面積の増大を抑制しつつ、同一チップ上のコア間の通信の遅延を低減させること。例文帳に追加

To reduce the delay of communication among cores on the same chip, while suppressing the increase in the area of wiring on a chip with a plurality of cores formed thereon. - 特許庁

電極パッド１０を有する半導体チップ１と、電極パッド２０を有する半導体チップ２と、半導体チップ１と半導体チップ２との間に設けられ、電極パッド１０と電極パッド２０が対向するように半導体チップ１と半導体チップ２を固定する接着剤層３と、電極パッド１０と電極パッド２０とを電気的に接続するめっき部４と、を備える。例文帳に追加

The semiconductor device has a semiconductor chip 1 with an electrode pad 10, a semiconductor chip 2 with an electrode pad 20, an adhesive layer 3 provided between the semiconductor chip 1 and semiconductor chip 2 and fixing the semiconductor chip 1 and semiconductor chip 2 so that the electrode pad 10 and electrode pad 20 face each other, and a plating portion 4 electrically connecting the electrode 10 and electrode 20 to each other. - 特許庁

マルチチップモジュールは、複数のチップ素子を、接着剤を介して基板にアライメントし、仮貼りした後、チップ素子とボンディングヘッドとの間に、マルチチップ実装用緩衝フィルムを、その耐熱性樹脂層がチップ素子側になるように配置し、複数のチップ素子をボンディングヘッドで基板に対し加熱加圧して接続することにより製造できる。例文帳に追加

A multi-chip module can be manufactured by aligning a plurality of chip elements to a substrate via an adhesive, temporarily pasting the plurality of the chip elements, disposing the buffer film for multi-chip packaging between the chip elements and a bonding head so that the heat resistant resin layer exists on the chip element side, and heating and pressurizing the plurality of the chip elements to the substrate with the bonding head. - 特許庁

印刷回路基板１００上に相互対向するように搭載された第１機能を持つ第１半導体チップ１１２及び第２機能を持つ第２半導体チップ１１４を備える半導体チップ積層構造と、第１半導体チップ１１２と第２半導体チップ１１４との間に介在されている熱伝達遮断スペーサ１２０と、を備えるマルチチップパッケージ１００。例文帳に追加

A multi-chip package 100 has: a semiconductor chip laminated structure having a first semiconductor chip 112 with a first function and a second semiconductor chip 114 with a second function, both mounted on a printed-circuit substrate 100 such that they face each other; and a heat transfer shielding spacer 120 between the first and second semiconductor chips 112 and 114. - 特許庁

発光素子チップ３０とその発光素子に信号電流を印加するドライブ素子チップ２０とがハイブリッド実装されている光送信器において、チップ抵抗器６０またはチップジャンパが上記発光素子チップ３０の電極３１と上記ドライブ素子チップ２０の電極２１との間に掛け渡しされている。例文帳に追加

In an optical transmitter, a light-emitting element chip 30 and a drive element chip 20 for applying a signal current to the light-emitting element are subjected to hybrid mounting, a chip resistor 60 or a chip jumper is bridged across an electrode 31 of the light-emitting element chip 30 and an electrode 21 of the drive element chip 20. - 特許庁

マイコン１を、スリープモードが設定されている期間に電源が供給されて動作するチップ２と、電源が遮断されて動作を停止するチップ３とを、夫々異なる製造プロセスによりチップ化してマルチチップ構成とし、チップ２は、チップ３よりもリーク電流量を低減可能な製造プロセスで作成する。例文帳に追加

The microcomputer 1 has multi-chip configuration in which a chip 2 which is operated by supply of power during the period of time that a sleep mode is set, and a chip 3 which stops operation by interruption of power are manufactured by different manufacturing processes, and the chip 2 is manufactured by a manufacturing process allowing the amount of leak current to be reduced more than the chip 3. - 特許庁

メモリチップ１２ａの一面上に、メモリチップ１２ａの一面よりも面積が小さいインターフェースチップ１２ｂを積層する積層工程と、メモリチップ１２ａの外周部に第１の封止樹脂材１６を供給し、メモリチップ１２ａとインターフェースチップ１２ｂとの間に第１の封止樹脂材１６を充填する充填工程と、を有する。例文帳に追加

A method comprises a lamination step of laminating an interface chip 12b smaller than one face of a memory chip 12a in area on the one face of the memory chip 12a and a filling step of supplying a first encapsulation resin material 16 to a periphery of the memory chip 12a to fill the first encapsulation resin material 16 between the memory chip 12a and the interface chip 12b. - 特許庁

１つの基板１１０上に複数のチップ１０４を搭載したマルチチップパッケージにおいて、チップ搭載面上にチップ１０４毎に分離して封入した封入樹脂１０１と、チップ１０４間の基板１１０のチップ搭載面に形成された溝内に空気または断熱性材料を充填したスリット１０７と、を備える。例文帳に追加

The multi-chip package in which a plurality of chips 104 are mounted on a single substrate 110 is provided with a sealing resin 101 sealed for each of chips 104 separated on a chip mounting surface, and a slit 107 where air or a heat insulating material is filled in a groove formed on the chip mounting surface of the substrate 110 between the chips 104. - 特許庁

マルチチップシステムを利用した画像処理装置において、チップ間の配線が複雑になる問題を、チップ間無線接続技術を採用することで解決する。例文帳に追加

To solve the problem where the wiring between chips becomes complex by adopting the radio connection technique between chips in an image processing apparatus utilizing a multichip system. - 特許庁

複数の半導体チップ２、３を積層した構造を持つ半導体装置１であって、複数の半導体チップ２、３の間の隙間に複数のボールチップ５が挟み込まれているものである。例文帳に追加

The semiconductor device 1 has a laminated structure wherein a plurality of semiconductor chips 2 and 3 are laminated, and also has a plurality of ball chips 5 sandwiched in between the semiconductor chips 2 and 3. - 特許庁

チップ基板２の主面２ａとキャップ基板４の第１主面４ａとの間に、チップ素子３を封装するチップ素子収納空間部６を構成する。例文帳に追加

A chip element storage space part 6 sealing the chip element 3 is constituted between a main surface 2a of the chip substrate 2 and a first main surface 4a of the cap substrate 4. - 特許庁

半導体チップのサイズを大きくしてもチップと基板との間で剥離したり、チップと基板との間での電気的な接続不良が生じることのない半導体装置やそのような半導体装置の製造方法を提供する。例文帳に追加

To provide a semiconductor device that does not cause peeling or an electrical connection failure between a chip and a board even if the semiconductor chip size is large, and to provide a method for manufacturing the semiconductor device. - 特許庁

ＥＳＤ保護回路および入出力回路を持たない構造の集積回路チップ間のチップ間通信を行う多重集積回路チップ構造を提供する。例文帳に追加

To provide multiple integrated circuit chip structure for performing inter-chip communication between integrated circuit chips having structure including neither an ESD protection circuit nor an input/output circuit. - 特許庁

チップ間アライメントを容易にし、実効的な機能チップ間の配線距離を短くし、広い周波数領域で使用可能としたもので、複数の半導体チップで一つの半導体装置を構成する多機能半導体装置を提供する。例文帳に追加

To provide a multifunction semiconductor device in which inter-chip alignment is facilitated, effective wiring length between functional chips is shortened, working frequency range is widened, and a plurality of semiconductor chips constitute a single semiconductor device. - 特許庁

電極段差を吸収し、電極間の層間厚みを薄くすることができる、コンデンサチップまたはインダクタチップ等の積層チップ電子部品製造用のセラミックグリーンシートおよびその製造方法の提供。例文帳に追加

To provide a ceramic green sheet for manufacturing a laminated chip electronic component such as a capacitor chip or an inductor chip in which the thickness between the layers of electrodes is reduced by absorbing the difference of the level of the electrodes and method of manufacturing the same. - 特許庁

マルチチップ半導体装置において、チップ間配線が接続不良を起こした場合にも、半導体チップ間のデータ転送のバンド幅を低下させないようにする。例文帳に追加

To prevent the band width of inter-semiconductor chip data transfer from being reduced even when the connection failure of inter-chip wiring is occurred in a multi-chip semiconductor device. - 特許庁

半導体チップ間の接続の良否を検査する工程を含み、かつ、短時間でチップ・オン・チップ型の半導体装置を組み立てることができる方法を提供する。例文帳に追加

To provide a method for assembling a chip-on-chip type semiconductor device in a short time, comprising a process for inspecting the quality of connection between semiconductor chips. - 特許庁

原稿読取期間内に経時で黒レベルが変動すること、チップ間の個体差によりチップ毎の黒レベルの変動量が異なることによって発生する、チップ単位での濃度変動の発生を抑制する。例文帳に追加

To suppress the occurrence of concentration variation on a chip basis which is caused by temporal variation of a black level in a document reading period, and difference of variations of the black levels on a chip basis due to individual difference between chips. - 特許庁

このコンタクトチップ２０はノズル３０の中心部に配置され、ノズル４０とチップノズル２２との間の間隙からＣＯ_２ガスが吐出され、チップノズル２２からＡｒガスが吐出される。例文帳に追加

This contact tip 20 is arranged in the center of a nozzle 40, wherein CO_2 gas is discharged from a gap between the nozzle 40 and the tip nozzle 22 while Ar gas is discharged from the tip nozzle 22. - 特許庁

スパークプラグ１の中心電極５先端には貴金属チップ３１が設けられ、接地電極２７先端には貴金属チップ３２が設けられ、両貴金属チップ３１，３２の隙間が火花放電間隙３３となっている。例文帳に追加

The noble metal chip 31 is arranged at a tip of a center electrode 5 of this spark plug 1, a noble metal chip 32 are arranged at a tip of a ground electrode 27, and the gap between both the noble metal chips 31 and 32 is used as a spark discharge gap 33. - 特許庁

粗状透磁部１２は，周方向に等間隔に位置した透磁チップ１７と，透磁チップ１７間の空隙部に位置した非透磁チップ１８から構成されている。例文帳に追加

The roughly permeable part 12 is composed of permeable chips 17 positioned at regular intervals in the circumferential direction and impermeable chips 18 positioned in a gap part between the permeable chips 17. - 特許庁

時間差加算器を含むシステムオンチップ、時間差累算器を含むシステムオンチップ、シグマ−デルタタイムデジタル変換器、デジタル位相ロックループ、温度センサ、及びシステムオンチップ例文帳に追加

SYSTEM-ON-CHIP INCLUDING TIME DIFFERENCE ADDER, SYSTEM-ON-CHIP INCLUDING TIME DIFFERENCE ACCUMULATOR, SIGMA-DELTA TIME DIGITAL CONVERTER, DIGITAL PHASE-LOCKED LOOP, TEMPERATURE SENSOR, AND SYSTEM-ON-CHIP - 特許庁

積層メモリチップのメモリコントロールチップに向けて迫り出した部分と基板との間の空間にメモリコントロールチップの少なくとも一部が侵入している。例文帳に追加

At least a part of the memory control chip enters a space between a part of the stacked memory chip pushed out toward the memory control chip and the substrate. - 特許庁

ＥＳＤ保護回路および入出力回路を持たない構造の集積回路チップ間のチップ間通信を行う多重集積回路チップ構造を提供する。例文帳に追加

To provide a chip structure for a multiply integrated circuit which performs chip-to-chip communication in terms of the chips for an integrated circuit having a structure without an ESD protection circuit and an input/output circuit. - 特許庁

スパークプラグ１の中心電極５先端には貴金属チップ３１が設けられ、接地電極２７先端には貴金属チップ３２が設けられ、両貴金属チップ３１，３２の隙間が火花放電間隙３３となっている。例文帳に追加

A noble metal chip 31 is installed at the tip of a center electrode 5 of a spark plug 1, and a noble metal chip 32 is installed at the tip of a ground electrode 27, and the gap between both noble metal chips 31, 32 is made a spark discharge gap 33. - 特許庁

基板１１０は、チップ１０４間を接続するチップ間接続配線１０６を基板１１０のチップ１０４側の反対面まで迂回させた構造を有する。例文帳に追加

The substrate 110 has a structure in which an inter-chip connection wiring 106 for connecting the chips 104 is detoured to an opposite surface of the chip 104 side of the substrate 110. - 特許庁

サブ画面１４ｂ上の表示から、設計者は、チップとパッケージ基板との間およびチップとチップとの間でのボンディングワイヤの接続状態などを目視により確認しながら、設計作業を継続できるようになる。例文帳に追加

A designer can continues a design work while visually confirming a connection state or the like of a bonding wire between a chip and package substrate and between chips on the subscreen 14b. - 特許庁

これらのオンチップカラーフィルタは、同じ色のオンチップカラーフィルタ間の配設ピッチに着目したときに、互いに隣り合うオンチップカラーフィルタ間の配設ピッチが略一定となるように二次元的に配列されている。例文帳に追加

The on-chip color filters are arranged two-dimensionally so that the arrangement pitch between adjacent on-chip color filters is nearly fixed when the arrangement pitch between on-chip color filters having the same color receives attention. - 特許庁

また、本チップを使用し、上位インターフェースとチップ間、下位インターフェースとチップ間にスイッチ回路を設けることで更に容易にインターフェースの拡張ができるようになる。例文帳に追加

In addition, easy expansion of the interface is enabled by using the main chip and providing a switching circuit between the high-order interface and the chip and between the low-order interface and the chip. - 特許庁

リードフレームの上下両面に半導体チップを搭載するにあたって、上下面の半導体チップとリードフレームとの間および半導体チップ間を良好に接続する。例文帳に追加

To excellently connect semiconductor chips on an upper and a lower surface of a lead frame to the lead frame and to each other when the semiconductor chips are mounted on both upper and lower surfaces of the lead frame. - 特許庁

センサチップ２２を配線基板上２１上に所定の間隙５１をおいて固定配置し、配線基板２１が間隙５１を隔ててセンサチップ２２のチップ表面２２Ａと対向する面部にシールド電極を形成する。例文帳に追加

A sensor chip 22 is fixed and arranged on a wiring board 21 at a prescribed interval 51, and the shield electrode is formed on the face part where the wiring board 21 faces to the chip surface 22A of the sensor chip 22 at the interval 51. - 特許庁

封止用樹脂４，５は、多層配線基板３と半導体チップ１との間隙に充填された第一のチップ封止用樹脂４と、半導体チップ１の外周部とこの外周部に対向する多層配線基板３箇所との間に設けられた第二のチップ封止用樹脂５とを備えている。例文帳に追加

The sealing resins 4, 5 have a first chip sealing resin 4 filled into a clearance between the multilayer 3 and semiconductor chip 1 and a second chip sealing resin 5 positioned between the surrounding of the semiconductor chip 1 and multilayer wiring substrate 3 facing to the surrounding. - 特許庁

たとえば、実測値が計測されたチップ領域１ＣＪの対角線上にチップ領域１ＣＨが存在する場合には、そのチップ領域１ＣＨに最も近い補間領域ＨＫ４内の４つのチップ領域１ＣＪの実測値を基に補間計算を行う。例文帳に追加

For example, when the chip domain 1CH exists on a diagonal line of the chip domains 1CJ the actual measurement is obtained, interpolation calculation is performed based on the actual measurement of four chip domains 1CJ in the interpolation domain HK4 nearest to the chip domain 1CH concerned. - 特許庁

複数の半導体チップ１０をそれぞれの貫通電極１３を接続しつつ積載し、積載された複数の半導体チップの周囲を覆うと共に該半導体チップ間の隙間を埋める第１の封止樹脂層１４を形成することでチップ積層体を作成する。例文帳に追加

A chip laminate is created by stacking a plurality of semiconductor chips 10 while connecting respective through electrodes 13 of the semiconductor chips 10 to each other, and forming a first sealing resin layer 14 for covering the periphery of the plurality of stacked semiconductor chips, and filling gaps between the semiconductor chips. - 特許庁