「内部信号」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

外部電源電位の変動の影響を受けることなく安定に外部クロック信号にロックした内部クロック信号を生成する。例文帳に追加

To generate an internal clock signal locked with an external clock stably without being affected by the fluctuation of an external power supply potential. - 特許庁

集積回路内部の負荷の大きい信号線の駆動時の消費電力を削減し得る信号線駆動回路を提供する。例文帳に追加

To provide a signal line driving circuit for reducing power consumption at the driving of a signal line whose load is large in an integrated circuit. - 特許庁

内部の液中を伝播して反射され、受信される超音波信号は、ＣＲＴ７に送信信号からの時間遅れを伴って表示される。例文帳に追加

The ultrasonic signal propagating through the liquid inside to be reflected and received is displayed on a CRT7 with a delay in time from the transmitted signal. - 特許庁

中継器内部で発生する光主信号の増幅周波数成分を送信側で抑制させることにより、光主信号のＳ／Ｎ比を改善する。例文帳に追加

To improve the S/N of an optical main signal by allowing a transmission side to suppress an amplification frequency component of the optical main signal generated inside a repeater. - 特許庁

同時に内部信号ｓに対する出力信号ｏの依存性を示す第２の特性ｇ_t2（ｓ）が測定される。例文帳に追加

At the same time, a second property g_t2(s) is measured exhibiting the dependency of the output signal o to the internal signal s. - 特許庁

信号出力装置からデータ信号を信号経路を介して信号入力装置に送信する前に、信号出力装置と信号入力装置との間における信号経路の確立を確認するようにしたことにより、信号入力装置内部の論理的信号経路が確立する前に信号出力装置から送信されるデータ信号を処理してしまうことによって当該データ信号の先頭が欠落するのを未然に防止することができる。例文帳に追加

Before transmitting a data signal from the signal output device through a signal path to the signal input device, the setup of the signal path between the signal output device and the signal input device is confirmed to prevent the header of the data signal transmitted from the signal output device from being omitted by processing the relevant data signal before setting up a logical signal path within the signal input device. - 特許庁

信号用内部電極３０、５０は、第１及び第２の信号用主電極部３１、５１と、接地用内部電極２０、４０と対向する領域を有さない信号用連結電極部３５、５５と、第１及び第２の信号用引き出し電極部３２、５２とを有する。例文帳に追加

The internal electrodes 30, 50 for signals include first and second main electrodes 31, 51 for signals, coupling electrodes 35, 55 for signals not having regions opposed to the internal electrodes 20, 40 for grounding, and first and second lead electrodes 32, 52 for signals. - 特許庁

外部からタイミング調整のためのテストクロック信号を取込むようにして内部のクロック信号と置きかえることにより、内部信号のタイミング調整において自由度がありかつ微細なタイミング設定をすることが出来る半導体集積回路及びテストクロック信号制御方法を提供する。例文帳に追加

To provide a semiconductor integrated circuit and a test clock signal control method capable of performing a fine timing setting have freedom in timing adjustment of an internal signal by taking a test clock signal for timing adjustment from the outside and replacing the signal with an internal clock signal. - 特許庁

信号入出力端子が信号を発生しない極性の電位と低いインピーダンスで接続されるような状態になった場合にも、内部で発生された内部信号により半導体集積回路自身がその信号の発生を認識することを可能とする。例文帳に追加

To enable a semiconductor integrated circuit itself to recognize the generation of an internal signal from the internally generated signal even while a signal input/output terminal is connected with the potential of a polarity not to generate any signal in low impedance. - 特許庁

また、外部から入力される複数の実装テスト信号のそれぞれの電圧レベルに応じて、複数の内部実装テスト信号を生成する信号生成手段と、前記複数の内部実装テスト信号をデコードするデコード手段とを備える半導体装置を提供する。例文帳に追加

Moreover, the semiconductor device equipped with decoding means which decodes the plurality of internal implementation test signals and a signal formation means which forms the plurality of internal implementation test signals according to each voltage level of the plurality of implementation test signals which are input from outside is offered. - 特許庁

コマンドデコーダ（３）は、内部クロック信号（ＣＬＫ）と独立に外部からのコマンドを受けてデコードして、列アクセスモード指示信号を生成し、内部クロック信号ＣＬＫの立上がりで列アドレス活性化信号（ＣＡＤＥ，ＳＡＤＥ）を活性化する。例文帳に追加

A command decoder 3 receives an external command independently from an internal clock signal CLK, decodes it, generates a column access mode directive signal, and activates column address activation signals (CADE, SADE) at a rise of the signal CLK. - 特許庁

位相検出器は、前記外部クロック信号の位相と前記遅延ラインから出力される内部クロック信号の位相とを比較し、外部クロック信号と遅延ラインから出力される内部クロック信号間の位相差を検出する。例文帳に追加

The phase detector is used for detecting a phase difference between the external clock signal and an internal clock signal output from the delay line by comparing the phase of the internal clock signal output from the delay line with a phase of the external clock signal. - 特許庁

第１信号用端子電極１１と信号用内部電極２０とは第１スルーホール導体２２を介して接続され、第２信号用端子電極１２と信号用内部電極２０とは第２スルーホール導体２３を介して接続されている。例文帳に追加

A first terminal electrode 11 for signal is connected with an internal electrode 20 for signal via a first through hole conductor 22, and a second terminal electrode 12 for signal is connected with the internal electrode 20 for signal via a second through hole conductor 23. - 特許庁

前記ＲＦ送信信号のランプダウンの途中で前記ＲＦ送信信号のレベルのダウンが実質的に停止するか、レベルアップし、再び前記ＲＦ送信信号のレベルがダウンするように前記ＲＦ送信信号処理回路内部の内部動作が調整される。例文帳に追加

The internal operation inside the RF transmission signal processing circuit is adjusted so that dropping of the level of the RF transmission signal substantially stops in the middle of ramp down of the RF transmission signal or the level of the RF transmission signal rises and then drops again. - 特許庁

前記ＤＬＬは、前記第１クロック信号及び前記内部クロック信号から生成されるフィードバッククロック信号間での過度位相差の検出に応答して前記内部クロック信号の位相に対する少なくとも一周期の調整を遮断するように構成されうる。例文帳に追加

The DLL circuit is constituted to respond to detection of excessive phase difference between the 1st clock signal and a feedback clock signal generated from the internal clock signal, and to stop adjustment of at least one period for phase of the internal clock signal. - 特許庁

優先回路３４は、第２解除信号生成回路３３と、第１及び第２内部パワーセーブ解除信号ＰＳＲＳ１．ＰＳＲＳ２の早いほうを優先し、その優先信号にて内部回路のパワーセーブ状態を解除するパワーセーブ解除信号ＰＳＲＳを生成する。例文帳に追加

A priority circuit 34 gives priority to an earlier signal out of the 1st and 2nd internal power save reset signals PSRS1, PSRS2 and generates a power save reset signal PSRS for resetting the power saving state of the internal circuit by the priority signal. - 特許庁

位相指定回路２５は、内部原点信号Ｚｉが出力されてから内部原点信号Ｚｉの出力タイミングのバラツキを吸収する所定のマージンを経た後に主信号φＡが所定の位相となったタイミングで外部原点信号Ｚｏを出力する。例文帳に追加

A phase designation circuit 25 outputs an outer origin signal Zo at a timing of the main signal ϕA is in a predetermined phase after a predetermined timing absorbing a dispersion of outputting the internal origin signal Zi after outputting the internal origin signal Zi. - 特許庁

したがって、前記フラッシュメモリ装置では、ＣＬＥ信号、ＡＬＥ信号、ＲＥ信号及びＷＥ信号が必要ないため、内部回路に対する制御が簡単になり、チップ内部でスキューが発生する可能性が減り、性能が向上し、且つピン数が減るという利点がある。例文帳に追加

Therefore, in the flash memory device, since a CLE signal, a ALE signal, an RE signal and a WE signal are not necessary, advantages of easy control of an internal circuit, decrease in probability of skew within a chip, improvement in performance and decrease in the number of pins are obtained. - 特許庁

周波数比により、内部信号の周波数と基準信号の周波数との差がわかるので、内部信号の周波数が変化しても、その変化に合わせて適切に分周値を設定することにより、出力信号の周波数が一定周波数で安定するように制御することができる。例文帳に追加

Since the difference in the frequencies between the internal signal and the reference signal can be known from the frequency ratio, frequency of the output signal can be controlled to settle at a constant value, even if the frequency of the internal signal is varied by setting the frequency division value appropriately in matching with the variation. - 特許庁

またアドレス変化検出信号が与えられたときには、内部のアレイが選択状態にあるかを示す遅延リストア期間信号（／ＲＳＴＲＤ）とアドレス変化検出信号の発生タイミングとに従って内部行活性化信号を非活性化して次の行アクセスを許可する。例文帳に追加

Also, when an address variation detecting signal is given, next row access is permitted by non-activating an internal row activating signal conforming to generation timing of a delay restore-period signal (/RSTRD) and an address variation detecting signal. - 特許庁

内部クロック信号φＣＫがローレベル期間には、ハイレベル出力になっており、内部クロック信号φＣＫがハイレベルに遷移すると、ハイレベルのアドレス信号はそのまま出力し、ローレベルのアドレス信号だけをハイレベルにして転送する。例文帳に追加

During a low level period of the internal clock signal ϕCK, an address signal is a high level output, when the internal clock signal ϕCK is transitted to a high level, an address signal of a high level is outputted as it is, only an address signal of a low level is made a high level and transferred. - 特許庁

オーディオネットワークの伝送chに音響信号を出力する音響機器の内部chの当該音響信号に、ユーザ入力に応じた名称を付与し、その名称の内部chの音響信号に伝送chを割当て、当該音響信号が当該割当てた伝送chに出力されるように設定する。例文帳に追加

A name corresponding to a user input is assigned to the audio signal of an internal channel of an audio device outputting the audio signal to the transmission channel of the audio network, the transmission channel is assigned to the audio signal of the internal channel having the same, and the audio signal is output to the assigned transmission channel. - 特許庁

可変遅延部５８は、調節制御信号ＡＤＪを受信して内部遅延時間を調節し、第２予備信号ＴＳ２を内部遅延時間だけ遅延させた第２出力信号ＯＳ２を出力する可変遅延部とを具備することを特徴とする信号伝達回路。例文帳に追加

A variable delay part 58 receives the adjustment control signal ADJ, adjusts internal delay time and outputs a second output signal OS2 by delaying the second auxiliary signal TS2 just for the internal delay time. - 特許庁

スイッチ回路ＳＷ１は、内部チップイネーブル信号ｉｎｔ／ＣＥが活性化レベル（アクティブ状態）の場合は遅延回路４０の出力信号を選択し、内部チップイネーブル信号ｉｎｔ／ＣＥが非活性化レベル（スタンバイ状態）の場合は遅延回路４１の出力信号を選択する。例文帳に追加

A switch circuit SW1 selects the output signal of a delay circuit 40 when an internal chip enable signal int/CE is at an activated level (active state), and the output signal of a delay circuit 41 when the internal chip enable signal int/CE is at an inactivated level state (standby state). - 特許庁

インターフェイス部８２は、外部から入力された３Ｖ振幅の入力信号を０.５Ｖ振幅の信号に変換して内部に供給する回路と、０.５Ｖ振幅の内部信号を３Ｖ振幅の信号に変換して外部に出力する回路との両方を備えている。例文帳に追加

The device further comprises an interface unit 82 having both a circuit for converting an input signal having a 3 V amplitude input from an external unit into a signal of a 0.5 V amplitude to supply to an interior and a circuit for converting the internal signal of the 0.5 V amplitude into a signal of the 3 V amplitude to output to the exterior. - 特許庁

この構成により、２進信号を出力信号が発生する繰返し周波数と同一の繰返し周波数で内部処理する回路配置に基づいて、出力信号の繰返し周波数より高く且つ実行すべき信号処理と少なくともほぼ無関係の内部繰返し周波数で処理する。例文帳に追加

By this constitution, the binary signal is processed with an internal repeat frequency, which is higher than the repeat frequency of an output signal and is at least independent of the signal processing to be executed, on the basis of the circuit arrangement where the binary signal is internally processed with the same repeat frequency as the output signal. - 特許庁

上述の共通信号線から到来したシリアル信号を分解して、所定の内部送信信号を抽出し、周辺電装品若しくは開閉体制御装置の内部に供給する信号受信モジュールを、周辺電装品及び開閉体制御装置の少なくとも一方に搭載する。例文帳に追加

At least one of the peripheral electrical appliance and the opening/closing control device is equipped with a signal receiving module for extracting a predetermined internal transmission signal and supplying it into the peripheral electrical appliance or the opening/closing body control device. - 特許庁

ダイの周辺部から離れた位置に配置された内部信号パッド、ダイの周辺部に近接して配置された周辺信号パッド、および内部信号パッドと周辺信号パッドの間に結合されたスイッチを備えた集積回路ダイを提供すること。例文帳に追加

To provide an integrated circuit die having an internal signal pad arranged at a location away from a periphery of the die, a peripheral signal pad arranged proximate to the periphery of the die, and a switch coupled between the internal signal pad and the peripheral signal pad. - 特許庁

ＭＵＸ３は他方入力に信号入力部９を介して内部ロジック５０の出力信号を受け、テストモード信号ＳＴＭ１に基づき、位相比較結果及び内部ロジック５０の出力信号のうち、一方をドライバ８の入力部に出力する。例文帳に追加

The MUX 3 receives an output signal of an internal logic 50 at the other input via a signal input part 9 and inputs either one of the results of comparison or the output signal of the internal logic 50 to the input part of a driver 8 on the basis of the test mode signal STM1. - 特許庁

この発明は、外部クロック信号よりも高周波の内部クロック信号に基づいて半導体記憶装置のテスト動作を実施し、内部クロック信号に同期して得られたテスト結果のデータの一部を選択し、選択したデータを外部クロック信号に同期してテスタ装置に与えて構成される。例文帳に追加

Test operation of a semiconductor memory is performed based on an internal clock signal of a high frequency other than an external clock signal, one part of data of a test result obtained synchronizing with the internal clock signal is selected, and the selected data is given to a tester device synchronizing with the external clock signal. - 特許庁

また、電子機器１００Ａ、１００Ｂ内部に、外部グランド信号ライン３５０と内部グランド信号ライン２５０とを接続するグランド信号ライン３１０ＬＡ、３１０ＬＢおよびそれぞれの電位を検出する信号レベル検出部１２０Ａ、１２０Ｂが設けられる。例文帳に追加

Ground signal lines 310LA, 310LB for connecting the external ground signal line 350 to the internal ground signal line 250, and signal level detection parts 120A, 120B for detecting each potential, are provided inside the electronic devices 100A, 100B. - 特許庁

第二接地用内部電極４１は、主面Ｌａ，Ｌｂと第二信号用内部電極３１との間に位置し、第二信号用内部電極３１と積層方向で隣り合って対向している。例文帳に追加

The second ground internal electrodes 41 are positioned between principal surfaces La and Lb and the second signal internal electrodes 31, and are adjacent and opposed to the second signal internal electrodes 31 in the lamination direction. - 特許庁

第一接地用内部電極４０は、通電部１１と第一信号用内部電極３０との間に位置し、第一信号用内部電極３０と積層方向で隣り合って対向している。例文帳に追加

The first ground internal electrodes 40 are positioned between the electric conduction part 11 and the first signal internal electrodes 30, and are adjacent and opposed to the first signal internal electrodes 30 in a lamination direction. - 特許庁

内部パラメータ制御信号生成ユニットは、半導体記憶装置の内部パラメータを調整するための内部パラメータ制御信号Ｒ＜０＞〜Ｒ＜ｋ＞を生成する。例文帳に追加

An internal parameter control signal generating unit generates internal parameter control signals R <0> to R <k> to adjust internal parameters of a semiconductor storage device. - 特許庁

リフレッシュ要求信号が活性化された状態で通常アクセスが実行されると、内部ＲＯＷ系制御回路１２４において、内部リフレッシュ信号などを用いて、合成内部ＲＡＳ３４が生成される。例文帳に追加

When normal access is executed in the state that the refresh request signals are activated, in an internal ROW system control circuit 124, a composite internal RAS 34 is generated by using internal refresh signals or the like. - 特許庁

これにより、内部信号Ｃが内部回路１１に取り込まれるタイミングと活性信号Ｂで内部回路１１を活性化するタイミングを合わせるとき、プロセスバラツキの影響を緩和する。例文帳に追加

Consequently, when timing that the internal signal C is fetched into the internal circuit 11 and a timing the internal circuit 11 is activated by the activation signal B are matched, an influence of process variations is alleviated. - 特許庁

このため、外部コマンド信号に応じた内部回路の動作と内部コマンド信号に応じた内部回路の動作とが、重なり誤動作することを防止できる。例文帳に追加

Thereby, such malfunction can be prevented that operation of the internal circuit in accordance with the external command signal and operation of the internal circuit in accordance with the internal command signal are overlapped. - 特許庁

第１の内部回路は、第２の内部回路又は第３の内部回路から供給されるイベント信号に応答して中央処理装置に割り込み要求信号を出力する割込みコントローラ（１３）である。例文帳に追加

The first internal circuit is an interruption controller (13) which responds to an event signal supplied from the second internal circuit or the third internal circuit, and outputs an interruption request signal to the central processing unit. - 特許庁

内部映像描画回路が内部映像を単独で表示する場合においても、内部映像描画回路が自己生成する同期信号と同期分離回路からのフリーランモードによる同期信号との競合を防止する。例文帳に追加

To prevent conflict of a self-generated synchronization signal of an inner image-depicting circuit with a synchronization signal in a free run mode from a synchronous separation circuit, even when making independent display of an internal image by the inner image-depicting circuit. - 特許庁

内部コマンド実行部１４は、内部コマンドレジスタ１２に記憶された内部コマンド１Ｆに基づいて演算や制御を行い、制御信号レジスタ１７から制御信号１Ａを出力する。例文帳に追加

An internal command executing part 14 excutes an arithmetic operation and control based on an internal command 1F stored in the internal command register 12 and outputs a control signal 1A from a control signal register 17. - 特許庁

スイッチは少なくとも、内部信号パッドが周辺信号パッドに動作可能に接続されていない第１の状態、およびそれぞれの第１および第２の信号特性の１つを有する制御信号に応答して、内部信号パッドが周辺信号パッドに動作可能に接続されている第２の状態で構成可能である。例文帳に追加

The switch is configurable in at least a first state in which the internal signal pad is not operatively connected to the peripheral signal pad, and a second state in which the internal signal pad is operatively connected to the peripheral signal pad, responsive to a control signal having one of respective first and second signal characteristics. - 特許庁

タイミングコントローラ１４ａが、入力データ信号ｉｎ及び入力クロック信号ｃｋに基づいて、データ線駆動回路１２_1 ，１２_2 ，…，１２_5 に、データ線駆動回路制御信号ｃｔ１、内部データ信号ｄａ，ｄｂ及び内部クロック信号ｃａ，ｃｂを出力すると共に、走査線駆動回路１３に、走査線駆動回路制御信号ｃｔ２を出力する。例文帳に追加

This timing controller 14a outputs, in accordance with an input data signal in and input clock signal ck, a data line driving circuit controlling signal ct1, internal data signal da and db, internal clock signals ca and cb to data line driving circuits 12_1, 12_2, ..., and 12_5 and outputs a scanning line driving circuit controlling signal ct2 to a scanning line driving circuit 13. - 特許庁

高周波信号と直流信号とが伝送される信号端子に印加される静電気から前記信号端子に接続された内部回路を保護する静電気保護回路であって、前記直流信号をグランドに流さないようにし、前記高周波信号に伝送損失を生じさせないようにするとともに、前記内部回路を静電気から保護する静電気保護回路を提供する。例文帳に追加

To provide an electrostatic protection circuit for protecting an inner circuit connected to a signal terminal from static electricity applied to the signal terminal to which a high frequency signal and a direct current signal are transmitted, which prevents the direct current signal from flowing into the ground and prevents the high frequency signal from occurring a transmission loss, as well as protects the internal circuit from the static electricity. - 特許庁

回路２１は、リファレンスクロック信号ＲＣＫの位相と内部で発振した内部クロック信号ＰＣＫの位相とが一致するとロック信号ＬＫを活性化して出力し、信号ＰＣＫを出力するＰＬＬ回路２１ａ及び信号ＰＣＫを分周してクロック信号ＣＫを出力する分周回路２１ｂから構成されている。例文帳に追加

The circuit 21 is constituted of a PLL circuit 21a which activates and outputs a clock signal LK when the phase of a reference clock signal RCK coincides with the phase of an internal clock signal PCK oscillated in the circuit and then outputs the signal PCK and a frequency division circuit 21b which divides the signal PCK and outputs the clock signal CK. - 特許庁

テストモードの進入方法は、内部クロック信号を発生させる段階、内部クロック信号を用いて所定のアドレス組み合わせによって発生するアドレス組み合わせ信号を発生させる段階及び内部クロック信号及びアドレス組み合わせ信号を用いてテストモードの進入動作を行う段階を含む。例文帳に追加

This method includes the step of generating an internal clock signal, the step of generating an address combined signal generated by the combination of predetermined addresses using the internal clock signal, and the step of entering a test mode by using the internal clock signal and the address combination signal. - 特許庁