「半抑制濃度」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

初期濃度の如何によらずアルカリイオンの回路素子領域への侵入を効果的に抑制できるようにした半導体装置を提供する。例文帳に追加

To provide a semiconductor device capable of effectively suppressing intrusion to the circuit element area of alkali ion regardless of initial concentration. - 特許庁

酸素濃度が１００００ｐｐｍ以下であると、熱電半導体の酸化による性能劣化を顕著に抑制することができる。例文帳に追加

With oxygen concentration 10,000 ppm or below, the performance degradation due to oxidation of a thermoelectric semiconductor is significantly suppressed. - 特許庁

接合深さが深くなるが抑制され、低抵抗化された低濃度不純物領域を備えた半導体装置とその製造方法を提供する。例文帳に追加

To provide a semiconductor device which has a low-density impurity region made low in resistance by suppressing an increase in junction depth, and to provide a method of manufacturing the semiconductor device. - 特許庁

トランジスタが形成される半導体層の任意の位置にパンチスルーを抑制するための高濃度層を形成する。例文帳に追加

To form a high impurity layer for suppressing punch through at an arbitrary position on a semiconductor layer on which a transistor is formed. - 特許庁

不純物層の深さおよび濃度のばらつきを抑制することが可能な半導体装置の製造方法を提供すること。例文帳に追加

To provide a method of manufacturing a semiconductor device suppressing dispersion of depth and concentration of an impurity layer. - 特許庁

ｎ型酸化物半導体層１５において、キャリアの蓄積が抑制され、これによりキャリア濃度が低減される。例文帳に追加

In the n-type oxide semiconductor layer 15, accumulation of carriers is suppressed and thus carrier concentration is reduced. - 特許庁

トランジスタが形成される半導体層の任意の位置にパンチスルーを抑制するための高濃度層を形成する。例文帳に追加

To form a high-concentration layer for suppressing punch-throughs in an arbitrary position on a semiconductor layer in which a transistor is formed. - 特許庁

ソースドレインエクステンション領域における不純物濃度の低減を抑制する半導体装置の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor device which suppresses the decrease of the impurity concentration in a source drain extension region. - 特許庁

ドーパント拡散層のドーパント濃度の低下を抑制して半導体装置の特性の低下を抑制することができる半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device capable of preventing the deterioration of semiconductor device properties by preventing the deterioration of the dopant concentration of a dopant-diffusing layer. - 特許庁

半導体上層２６内のｐ型不純物の濃度は、第１不純物拡散抑制膜２４ａ及び第３不純物拡散抑制膜２４ｃ上で薄く、半導体下層２２の第２領域２２ｂ上で濃い。例文帳に追加

A p-type impurity in the semiconductor upper layer 26 is thin on the first impurity diffusion control film 24a and the third impurity diffusion control film 24c, but thick on the second region 22b of the semiconductor lower layer 22. - 特許庁

微結晶シリコンを用いたチャンネル領域１１４と、高濃度不純物含有アモルファスシリコン層１１６及び／又は高濃度不純物含有アモルファスシリコン層１１７との間に低不純物濃度半導体層１２０，１２１を設けることにより、良好にリーク電流を抑制することができる。例文帳に追加

Between the channel region 114 using the microcrystal silicon and the heavily doped amorphous silicon layer 116 and/or the heavily doped amorphous silicon layer 117, the lightly doped semiconductor layers 120 and 121 are provided. - 特許庁

隣り合う高濃度拡散領域１３が、高濃度拡散領域１３より低い不純物濃度に形成されたエピタキシャル層１２を介して所定距離離間することによって、応力の集中を緩和することができ、半導体素子１０内に結晶歪が生ずることを良好に抑制することができる。例文帳に追加

Stress concentration can be eased by estranging adjacent high concentration diffusion regions 13 a predetermined distance via an epitaxial layer 12 formed into an impurity concentration lower than that of the high concentration diffusion region 13, and the occurrence of crystal strain in the semiconductor device 10 can favorably be controlled. - 特許庁

トレンチ内に二層以上の半導体層を埋め込む半導体デバイスを製造するとき、トレンチの中央に位置する半導体層を除く各半導体層における底面方向での厚さや不純物濃度が、側面方向での厚さや不純物濃度よりも薄くなるのを抑制する。例文帳に追加

To prevent the thickness or impurity density of each semiconductor layer except for the semiconductor layer positioned at the center of a trench in a bottom direction thereof from being thinner than the thickness or the impurity density in a side direction, when a semiconductor device including two or more semiconductor layers embedded in the trench is manufactured. - 特許庁

格子間酸素濃度が低い半導体基板であっても，半導体デバイスの製造過程でスリップの抑制を持続的に図ることが可能な半導体基板および半導体装置の製造方法を提供すること。例文帳に追加

To provide a method of manufacturing a semiconductor substrate and a semiconductor device, with which slippage can be persistently prevented during the manufacturing process of a semiconductor device, even in a semiconductor substrate having low interstitial oxygen concentration. - 特許庁

半導体基板表層の酸素濃度低下を抑制しつつ、半導体基板表層のＣＯＰを低減させることによって、半導体デバイスの高歩留まりを実現する半導体基板の製造方法を提供する。例文帳に追加

To provide a manufacturing method of a semiconductor substrate achieving a high yield in a semiconductor device by suppressing a decrease in the oxygen concentration of a semiconductor substrate surface layer and reducing a COP in the semiconductor substrate surface layer. - 特許庁

高濃度で薄層の能動層を有するＦＥＴにおいて、ショートチャネル効果を抑制しつつ、チャネル以外のｐ型不純物伝導に起因するピンチオフ特性劣化の抑制及び隣接素子間のリークの抑制を実現したＦＥＴを含む化合物半導体装置を提供すること例文帳に追加

To provide a compound semiconductor device including a FET in which a short-channel effect is suppressed and at the same time the gradation of pinch-off characteristics caused by the conduction of a p-type impurity in an area other than a channel is suppressed, and the leakage between adjacent elements is suppressed in the FET with a high-concentration and thin-layer active layer. - 特許庁

材料選択の自由度が高く、マグネシウム濃度の低下を抑制できるIII−Ｖ族化合物半導体膜の形成方法及びIII−Ｖ族化合物半導体膜を備えた半導体素子を提供する。例文帳に追加

To provide a method for forming a group III-V compound semiconductor film having high degree of freedom for selecting materials, and being capable of inhibiting the lowering of a magnesium concentration and a semiconductor element with the group III-V compound semiconductor film. - 特許庁

III-V族化合物半導体の結晶成長方法において、半導体下地層と半導体層の界面に高濃度なｎ型領域が形成されることを抑制する技術を提供すること。例文帳に追加

To provide a technique for preventing formation of a heavily-doped n-type region on an interface between a semiconductor base layer and a semiconductor layer, in a crystal growth method of a group III-V compound semiconductor. - 特許庁

犠牲酸化工程やゲート酸化形成工程に起因するチャネル領域の不純物濃度の低下を抑制し、それによってチャネル領域の不純物濃度の制御が容易で且つ所望のＶｔを得ることが可能な半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device in which lowering of impurity concentration in a channel region caused by a sacrificial oxidation process or a gate oxide formation process is suppressed and thereby impurity concentration in the channel region can be controlled easily and a desired Vt can be obtained, and to provide its fabrication process. - 特許庁

半導体受光素子（ＡＰＤ）１１では、ｎ−ＩｎＧａＡｓＰ光吸収層２３とｎ−ＩｎＰ増倍層２５との間に、低キャリア濃度又はノンドープのＩｎＰトンネル電流抑制層２４が形成されているため、ヘテロ界面近傍でのキャリア濃度が抑えられる。例文帳に追加

In the semiconductor light-receiving element (APD: avalanche photodiode) 11, a low carrier-concentration or undoped InP tunnel-current suppression layer 24 is formed between an n-InGaAsP optical absorption layer 23 and an n-InP multiplication layer 25, and the concentration of carriers near a hetero-interface is suppressed. - 特許庁

シリコン電極層から半導体基板内への不純物の拡散を抑制しつつ、トレンチの底部付近におけるシリコン電極層の不純物濃度の低下を抑制可能な溝型ＭＯＳＦＥＴを有する半導体装置の製造方法を提供する。例文帳に追加

To provide a manufacturing method of a semiconductor device having a trench-type MOSFET capable of suppressing deterioration in impurity concentration of a silicon electrode layer near a bottom portion of a trench while suppressing diffusion of impurities from a silicon electrode layer into a semiconductor substrate. - 特許庁

窒素導入量を低減させることなく、絶縁膜へのダメージの導入を抑制し、かつ絶縁膜と半導体基板との界面における窒素濃度の増大を抑制することが可能な半導体装置の製造方法を提供する。例文帳に追加

To provide a manufacturing method of a semiconductor device which is not reduced in the nitrogen introducing amount, suppressed in the introduction of damage to an insulating film, and is suppressed in an increase of the nitrogen concentration at the interface between the insulating film and a semiconductor substrate. - 特許庁

半田槽２内に半田吹き口、例えばチップ吹き口11と仕上げ吹き口12を備えた半田付け装置１において、窒素ガス等の不活性ガスの導入により半田槽２内の半田表面より上方の雰囲気Ａにおける酸素濃度を極めて低い濃度に、しかも槽２内の半田表面全体にわたって均一に、低減することができ、よって溶融半田１０の酸化をより有効に抑制しうるようにする。例文帳に追加

To reduce an oxygen density in an atmosphere above a solder surface in a solder tank to an extremely low density evenly across the entire solder surface in the tank by lead-in of inert gas such as nitrogen gas, whereby effectively restraining oxidation of the molten solder in a soldering device equipped with a solder blow port, a chip blow port, and a finish blow port in the solder tank. - 特許庁

半導体層に意図しない種類のドーパント原子又は意図しない濃度のドーパント原子が半導体層に含まれることを抑制する技術を提供する。例文帳に追加

To provide a technique that prevents inclusion of an unintended kind of dopant atoms or an unintended concentration of dopant atoms in a semiconductor layer. - 特許庁

絶縁層上に形成された半導体層の膜厚がばらついた場合においても、半導体層に注入される不純物濃度のばらつきを抑制できるようにする。例文帳に追加

To suppress the dispersion of the concentration of an impurity injected in a semiconductor layer even when the thickness of the semiconductor layer formed on an insulating layer is dispersed. - 特許庁

発光性半導体ナノクリスタルの表面劣化を抑制しつつ、この発光性半導体ナノクリスタルを透明樹脂組成物中に高濃度で容易に分散可能な発光媒体形成用組成物の提供。例文帳に追加

To provide a luminescent medium-forming composition which suppresses the surface deterioration of a luminescent semiconductor nanocrystal and can easily disperse the luminescent semiconductor nanocrystal in a transparent resin composition at high concentration. - 特許庁

イオン注入工程でのドーパントのチャンネリングを最小限に抑制し、また引き続く熱アニール処理工程でのドーパントの拡散を抑制することにより接合深さを制御してドーパント濃度分布を狭小化した超浅型接合を半導体基板内に形成する方法を提供する。例文帳に追加

To provide a method, where in a semiconductor substrate, there is formed a ultra-shallow junction whose dopant concentration distribution is narrowed through control of its junction depth, by restricting the channelling of dopants in the ion implantation process to a minimum and by controlling the diffusion of dopant in the following heat annealing treatment process. - 特許庁

構成元素として窒素とシリコンとを含む絶縁膜の形成時に、窒素原子の過度の拡散を抑制し、かつその絶縁膜の窒素濃度を高めることが可能な半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device which suppresses excessive diffusion of nitrogen atoms, and improves nitrogen concentrations of an insulating film, when the insulating film including nitrogen and silicon as constituent elements is formed. - 特許庁

トンネルジャンクションを構成する高濃度のドーパントの拡散を抑制しつつ複数の活性層の相互間の間隔を狭くする半導体発光素子の製造方法を提供する。例文帳に追加

To provide a manufacturing method of a semiconductor light emitting element which narrows a distance between a plurality of active layers mutually, while suppressing the diffusion of high-concentration dopant constituting tunnel junction. - 特許庁

ウェハ周辺のＳｉとＣとの濃度を一定に保ち、かつ、パーティクルの発生を抑制することにより、高品質のＳｉＣ半導体結晶を得ることができるサセプタを提供する。例文帳に追加

To provide a susceptor capable of obtaining a high-quality SiC semiconductor crystal by keeping the concentrations of Si and C around a wafer constant and suppressing the generation of particles. - 特許庁

この電荷混入防止領域は、正味の平均不純物濃度が半導体領域よりも高いので、信号電荷に対する障壁となり、隣接画素から流入してきた電荷が電荷蓄積領域に混入することを抑制する。例文帳に追加

Having a net average impurity concentration higher than that in the semiconductor region, the charge mixing prevention region serves as a barrier against signal charge, inhibiting charges that flows in from adjacent pixels from mixing into the charge storage region. - 特許庁

ＳｉＣ結晶の結晶性の低下を抑制して高濃度のドーピングをすることができるＳｉＣへのドーピング方法およびその方法を用いたＳｉＣ半導体装置の製造方法を提供する。例文帳に追加

To provide a method of doping an SiC that suppresses deterioration in crystallinity of an SiC crystal to enable high-concentration doping, and a manufacturing method for an SiC semiconductor device using the method. - 特許庁

トナー搬送性の低下に伴う印字濃度の低下、印字カスレ等の問題を解消し、カブリや残像を抑制防止できる半導電性ロール及び画像形成装置を提供する。例文帳に追加

To provide a semiconductive roll and an image forming apparatus constituted so that troubles such as the reduction of printing density and thinning in printing due to the lowering of a toner transport performance are eliminated and fogging and an afterimage are suppressed and prevented. - 特許庁

ｐ型層内へ高濃度にＺｎをドーピングした場合でも、近隣のＺｎを含まない層へのＺｎの拡散が抑制されたＩＩＩ−Ｖ族化合物半導体装置を提供する。例文帳に追加

To provide a III-V group compound semiconductor device in which the diffusion of Zn to an adjacent layer in which Zn is not contained is suppressed even at the time of doping Zn in p type layer with high density. - 特許庁

微細化されたゲートを有するＣＭＯＳトランジスタにおいて、ＭＯＳトランジスタのチャネル不純物濃度を低く維持し、かつ短チャネル効果を抑制する半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device and its manufacturing method, which keep a channel impurity concentration of a MOS transistor low in a CMOS transistor having a micronized gate and control the short channel effect. - 特許庁

ソース領域の下部に入り込ませるコンタクト領域の濃度を濃くする場合に、イオン注入のダメージによる結晶欠陥を抑制できるようにすると共に、半導体装置の動作しきい値Ｖｔが変動することを防止する。例文帳に追加

To suppress a crystal defect caused by damage by ion implantation and preventing the fluctuation of an operation threshold Vt of a semiconductor device when the density of a contact region inserted into a lower part of a source region is increased. - 特許庁

ゲートオフ時におけるソース・ドレイン電極間のリーク電流を低く抑制しつつノーマリーオフ型の特性を得ると共に、２次元キャリアガスの濃度とその移動度を高めることのできる半導体装置を提供する。例文帳に追加

To provide a semiconductor device wherein a leakage current between source and drain electrodes is suppressed low under the gate-off condition while obtaining the characteristics of a normally-off type semiconductor device and the concentration of a two-dimensional carrier gas and its mobility can be enhanced. - 特許庁

軽圧タイプの定着器構成においても良好な低温定着性を示し、長期耐久した後半に、放置された場合においても、濃度低下やカブリの悪化を抑制可能なトナーを提供することにある。例文帳に追加

To provide a toner exhibiting good low-temperature fixability even in configuration of a light-pressure type fixing device and capable of suppressing decrease in density or degradation in fogging even when the toner is left to stand after long-term use. - 特許庁

補助容量24の補助容量半導体層37の不純物が高濃度であるためリーク電流を低く抑え、点欠不良の点欠陥の発生率を抑制する。例文帳に追加

Since the auxiliary capacitance semiconductor layer 37 of the auxiliary capacitance 24 contains the impurities at a high concentration, a leakage current is lowered to suppress the rate of dot defect generation. - 特許庁

半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハを提供する。例文帳に追加

To provide an epitaxial wafer capable of suppressing high-concentration impurities included in a silicon substrate from being diffused on an epitaxial layer in a heat treatment process for forming a semiconductor device. - 特許庁

素子分離領域が低濃度拡散領域におけるゲート電極近傍の部分より浅い場合に半導体装置の平面寸法の大型化を抑制しつつ素子分離をより確実に行う。例文帳に追加

To achieve element isolation more securely while suppressing an increase in plane size of a semiconductor device when an element isolation region is shallower than a part of a low-concentration diffusion region nearby a gate electrode. - 特許庁

半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハ及びその製造方法の提供。例文帳に追加

To provide an epitaxial wafer and a method of manufacturing the same, wherein diffusion of an impurity of high concentration included in a silicon substrate into an epitaxial layer is suppressed in a heat treatment process for forming a semiconductor device. - 特許庁

これに伴い、固体撮像装置１では、電荷蓄積部１１０の周囲と電荷転送部の周囲とで、欠陥抑制層１１６ａ、１１６ｂのｐ型半導体の濃度が互いに異なるように形成されている。例文帳に追加

This entails that the concentrations of p-type semiconductors in defect restraining layers 116a, 116b are mutually different in the peripehry of the charge storage part 110 and in the periphery of the charge transfer part. - 特許庁

素子分離領域と素子形成領域の界面近傍において、各種熱処理による拡散領域の不純物濃度の低下を抑制する半導体装置を提供する。例文帳に追加

To provide a semiconductor device suppressed with the decline in the impurity density of a diffusion region due to various heat treatments near the interface between an element isolation region and an element formation region. - 特許庁

ロールの耐摩耗性向上、濃度むらの抑制、カブリの低減、及び長期使用時の画像の安定化を実現し、経時印字特性の不良化を招くことのない半導電性ロール及び現像装置を提供する。例文帳に追加

To provide a semiconducting roller and a developing device capable of improving the abrasion resistance of a roller, inhibiting unevenness in density, reducing fogging, realizing stability of an image in use for a long time, and preventing the impairing of the printing characteristic with the lapse of time. - 特許庁