「4ビット」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

メモリ３１から読み出された2，4又は6ビットの符号ビットは、１シンボルとされ、2^2個、2^4個又は2^6個の信号点にマッピングされる。例文帳に追加

The code bits of 2, 4 or 6 bits read from the memory 31 are mapped, as one symbol, to 2^2, 2^4 or 2^6 signal points. - 特許庁

DAC330は、下位4ビットD<3:0>に基づき、Vc1〜Vc16の内から1つを選択する。例文帳に追加

DAC 330 selects one from among Vc1 to Vc16 on the basis of lower 4 bits D<3:0>. - 特許庁

4．推計結果（サンプルセレクション付きプロビットモデルによる推計）例文帳に追加

4. Results of estimates (estimated by probit model with sample selection) - 経済産業省

それぞれのペアの最初の桁はオクテットの上位 4 ビットを与え、次の桁は下位の 4 ビットを与える。例文帳に追加

The first digit of each pair gives the most significant 4 bits of the octet, and the second digit of the pair gives the least significant4 bits. - XFree86

4ビットの2進化10進法を使って10進数を表現することができるが,BCDの英数字バージョンで文字を表現するには6ビット,7ビット,8ビットコードが使われている例文帳に追加

A 4-bit binary coded decimal(BCD) coding system can be used to represent decimal numbers, but 6-,7-, or 8-bit codes are used to represent characters in alphanumeric versions of BCD  - コンピューター用語辞典

円筒状のビット本体３の先端部に複数のビット４ａが間隔をあけて設けられたビット部４を有する切削ビット２に、その先端側から位置決め具１を取り付ける。例文帳に追加

A positioning tool 1 is attached to a cutting bit 2 having a bit section 4 having a plurality by bits 4a at intervals on the front end of a cylindrical bit main body 3 from the front end of the cutting bit. - 特許庁

誤差拡散処理回路３は、１２ビットのＲ，Ｇ，Ｂ信号の下位ビットを誤差拡散して、１２ビットもしくは１１ビット相当の信号としてＰＤＰ４に入力する。例文帳に追加

An error diffusion processing circuit 3 performs the error diffusion of lower bits of 12-bit R, G, B signals to make the signals to be signals equivalent to 12 bits or 11 bits and inputs them to a PDP(plasma display panel) 4. - 特許庁

ビットシフト手段４は、中心となるタップゲインに乗算されるディジタルデータを、必要なビット数だけビットシフトを行って、ビットシフトデータＢＳを生成する。例文帳に追加

A bit shift means 4 shifts the bit of digital data to be multiplied by the tap gains which is a center only for the necessary number of bits for generating bit shift data BS. - 特許庁

重み付け選択回路３３ｐは、４ビットカウンタ３３ｐのビット２には、２つのＰＭＯＳトランジスタ、ビット３には、４つのＰＭＯＳトランジスタ、ビット４（ＭＳＢ）には、８つのＰＭＯＳトランジスタを割り当てる。例文帳に追加

The weighting selection circuit assigns two PMOS transistors to bit 2 of the 4-bit counter 33p, four PMOS transistors to bit 3, and eight PMOS transistors to bit 4 (MSB). - 特許庁

また、○印の画素は、元の８ビットの画素のレベル方向のＭＳＢから１番目、３番目、５番目及び７番目のビットが間引かれ、ＭＳＢから２番目、４番目、６番目及び８番目のビットの４ビットで構成されている。例文帳に追加

Furthermore, the 1st, 3rd, 5th, and 7th bits from the MSB of each of the pixels marked with white circle are thinned out in the level direction of the originally 8-bit pixel and then each pixel marked with white circle consists of the 2nd, 4th, 6th, 8th bit from the MSB, in total 4 bits. - 特許庁

レジスター１１４が保持する４ビットのデーターの各ビット、すなわちビット０からビット３の値を表す信号はそれぞれ０番ないし３番の配線４、６、８、１０によりＤ／Ａ変換回路１１２に供給される。例文帳に追加

Signals, representing bit 0 to bit 3 of four-bit data hold by a resister 114, are supplied to a D/A converting circuit 112 by a 0-th to a 3rd wirings 4, 6, 8, and 10. - 特許庁

上位側ビットデータにＪＰＥＧロスレス符号化を施すと共に、元データの大きさ（桁数）に基づいて下位側ビットデータの有効ビット数（４ビット以下）を決定する。例文帳に追加

A JPEG lossless coding is applied to the high-order bit data and a valid bit number (4 bits or below) of the low-order bit data is decided on the basis of a size (digit number) of the source data. - 特許庁

メディアＩＤ４は、パケットで送られてくる情報を識別するためのもので、メディアタイプ４１（ビット長：ｂ41ビット）と同一メディア識別情報４２（ビット長：ｂ42ビット）とから構成される。例文帳に追加

A media ID 4 is used to identify information sent in a form of a packet and consists of a media type 41 (bit length: b 41-bit) and of same media identification information 42 (bit length: b 42-bit). - 特許庁

ビット選択部４は、Ｎビットのディジタルベースバンド信号１０２から有効ビット範囲を所定の範囲（Ｍビット、Ｎ＞Ｍ）に限定して選択する。例文帳に追加

A bit selection part 4 selects bits from the N-bit digital base band signal 102 while limiting an effective bit range to a specific range (M bits, N>M). - 特許庁

品種読取部４で読み取られた品種情報ビットおよびパリティビットに係るビットデータに対してパリティチェックを行い、パリティチェックを通過したビットデータに基づいてパッケージを移載する。例文帳に追加

A parity check is made to bit data related to the parity bits and type information bits read by a type reading section 4, and the packages are transferred based on the bit data that has passed the parity check. - 特許庁

埋め込むべき付加情報を７ビット単位で、１２ビット符号に変換する際、あらかじめ互いにハミング距離が４ビット以上となる１２ビット符号に変換し、音響信号への埋め込みを行う。例文帳に追加

When additional information to be embedded is converted to a 12-bit code in a 7-bit unit, embedding to the sound signal is performed by converting it to the 12-bit code with a Hamming distance of 4 bits or more each other beforehand. - 特許庁

高位のビットには、ボタンが押された時にどのモディファイアがダウンしていたかがエンコードされる: 4=Shift, 8=Meta, 16=Control。 そして、上位と下位ビットが加算される。例文帳に追加

The upper bits encode what modifiers were down when the button was pressed and are added together: 4=Shift, 8=Meta, 16=Control.  - JM

抽出された４ビット×４（＝１６ビット）分の画素データは、回転処理が施された後、出力用ラインバッファ８０に格納される。例文帳に追加

Pixel data for extracted 4 bits multiplied by 4 (equals to 16 bits) is stored in the output line buffer 80 after subjected to the rotation process. - 特許庁

上位ビットの値とＡ／Ｄコンバータ4から出力された下位ビットの値をマージ回路57でマージする。例文帳に追加

The value of high order bits is merged with a value of low order bits outputted from the A/D converter 4 by a merging circuit 57. - 特許庁

小乗算回路４は、固定小数点乗算時に、第１のｍビット固定小数点データの下位ｍ−ｎビットおよび第２のｍビット固定小数点データの上位ｍ−ｎビットを入力として乗算を行い、その結果の下位ｍ−ｎビットを乗算結果Ｑとして出力する。例文帳に追加

A small multiplying circuit 4 performs fixed point multiplication by inputting the lower m-n bits of the first m bit fixed point data and the upper m-n bits of the second m bit fixed point data, and outputs the lower m-n bits of the result as a multiplication result Q. - 特許庁

１６ビット長を持つ一般データおよび高速不要命令コードにはパリティ５ビットを付加し、１２ビット長を持つ高速要命令コードには「４＋パリティ３ビット」×３の形式で都合パリティ９ビットを付加して内蔵メモリ２に格納する。例文帳に追加

General data having 16 bit length and a high speed non-requirement instruction code are added with parity 5 bits, and a high speed requirement instruction code having 12 bit length is added with parity 9 bits in the form of "4+parity 3 bits"×3, and stored in a built-in memory 2. - 特許庁

位置決め具１の突起部１４を、切削ビット２のビット４ａ同士の間に形成された溝部５へ嵌合させながら円板部１１をビット部４に嵌合させ、係止片１３をビット４ａとビット本体３との段部６に係合させる。例文帳に追加

The disc section 11 is fitted to the bit section 4 while fitting the projections of the positioning tool 1 to groove sections 5 formed among the bits 4a of the cutting bit 2, and the locking pieces 13 locked with step sections 6 among the bits 4a and bit main body 3. - 特許庁

デバック機能内蔵型マイクロコンピュータにおいて、ＤＢＧ（デバックユニット）３は、命令バス１２のビット幅の３２ビットよりも少ない８ビットの出力ビット幅で命令バス１２をトレースする時、命令バス１２に並列出力される２つの命令を上位から４ビットづつトレースする。例文帳に追加

In the debug function-incorporated microcomputer, a DBG (debug unit) 3, when tracing the instruction bus 12 via an output bit width of 8 bits smaller than 32 bits of the bit width of the instruction bus 12, traces every 4 higher bits of two instructions parallel output to the instruction bus 12. - 特許庁

4 ビットでは 0 から 15 までの数字をコードできる[コードとして表わすことができる]例文帳に追加

Four bits can code numbers 0 through 15  - 研究社 英和コンピューター用語辞典

このファイルは読み出し専用で、読み出しは 32ビット単位で行う。例文帳に追加

This file is read-only and can be read in units of 4 bytes.  - JM

カラムデコーダ(10)は一アドレス当たりビット線を4本選択する。例文帳に追加

The column decoder (10) selects four bit lines per address. - 特許庁

センスアンプ回路４は、各メモリセルのビット線の電位を増幅する。例文帳に追加

A sense amplifier circuit 4 amplifies the potential of a bit line in each memory cell. - 特許庁

ビット本体２は切削部４とシャンク部５を有している。例文帳に追加

The bit main body 2 includes a cutting part 4 and shank part 5. - 特許庁

（４）つぎに、アンカーの定着区間を拡孔ビットで切広げる。例文帳に追加

(4) Subsequently, the anchoring section of the anchor is enlarged by a hole enlarging bit. - 特許庁

ビット線３はエッチングストッパ膜４，５によって覆う。例文帳に追加

The bit line 3 is covered with etching stopper films 4 and 5. - 特許庁

ＶＣＲ部４で記録する際にはビットレートが抑えられる。例文帳に追加

The bit rate is suppressed in the case off recording the viewed program by the VCR section 4. - 特許庁

遊技制御装置１０から排出制御装置２０に送信される排出指令信号のうち、賞球排出を要求する信号を、排出要求数データを表現する上位４ビットと、この上位４ビットの値を反転した下位４ビットからなる８ビットデータで構成した。例文帳に追加

Among discharge command signals transmittted to a discharge control device 20 from a game control device 10, a winning ball discharge requiring signal is composed of 8-bit data composed of superordinate 4 bits for expressing discharge requiring number data and subordinate 4 bits by reversing a value of these superordinate 4 bits. - 特許庁

所要数のビットを有するカッタヘッド４の内周部に補充用ビット２５を待機させておき、ビットの摩耗に伴い、カッタヘッド４の内周部で待機していた補充用ビット２５のみをカッタヘッド４に対して外周部へと移動可能に構成している。例文帳に追加

The replenishing bit 25 is made to stand by in an inner peripheral part of a cutter head 4 having the required number of bits, and only the replenishing bit 25 standing by in the inner peripheral part of the cutter head 4 is made movable to an outer peripheral part to the cutter head 4 in response to abrasion of the bits. - 特許庁

トンネル掘削機１のカッタヘッド４に、切羽Ｋを切削するために装着される多重ビット８であって、カッタヘッド４に取り付けられる内側ビット１０と、内側ビット１０の切削チップ１０ｂを覆うように形成された外側ビット１１と、外側ビット１１を内側ビット１０に取り付ける取付手段１２とを備える。例文帳に追加

This multiple bit 8 to be mounted on a cutter head 4 of a tunnel excavator 1 to cut a working face K is provided with an inner bit 10 to be attached to the cutter head 4, the outer bit 11 formed to cover a cutting chip 10b of the inner bit 10, and a mounting means 12 for mounting the outer bit 11 on the inner bit 10. - 特許庁

誤差拡散処理回路３は、１２ビットのＲ，Ｇ，Ｂ信号の下位４ビットを誤差拡散して、１２ビット相当の信号としてＰＤＰ４に入力する。例文帳に追加

An error spread processing circuit 3 performs error spread for low-order 4 bits of the 12 bit R, G and B signals, and inputs the signals equivalent 12 bit into a plasma display panel(PDP) 4. - 特許庁

１バイト（８ビット）中の４ビットを用いて当／外の抽選結果を報知し、かつ、この４ビットがそのまま大当り図柄乱数値となるため、１つの保留のための記憶容量を１バイト内でおさめることができる。例文帳に追加

Since information on the lottery result in winning/losing is given by using 4 bits in a single byte (8 bits) and these 4 bits become a big winning pattern random number value as they are, the storage capacity for one holding can be within 1 byte. - 特許庁

ビット挿入孔部４の内周面から突出する係合部材１０の先端部をビット挿入孔部４に挿入した工具ビット６の外周面に形成された係合凹部１に係合可能とする。例文帳に追加

The end of the engagement member 10 projecting from the inner peripheral surface of the bit insertion hole part 4 can be engaged with an engagement recessed part 1 formed in the outer peripheral surface of the tool bit 6 inserted into the bit insertion hole part 4. - 特許庁

同様に、Ｈ~(ｌ＋４,ｋ_p,l+4)とビットシフト回路２２の出力を加算器２４で加算し、ビットシフト回路２６でビットシフトしてＨ~(ｌ＋３,ｋ_p,l+3)を得る。例文帳に追加

Similarly, an adder 24 sums the value H-(l+4,kp,l+4) and the output of the bit shift circuit 22, and a bit shift circuit 26 shifts the obtained sum by one bit to obtain a value H-(l+3,kp,l+3). - 特許庁

ドライバビット５はビット保持具の柄部に嵌着されるビット挿着部１の角状の貫通孔４に挿入され、貫通孔４の後端のマグネット３に磁着して保持される。例文帳に追加

The driver bit 5 is inserted into an angular through hole 4 of a bit inserting part 1 fitted on a handle part of the bit holder, magnetically attempted on a magnet 3 on a rear end of the through hole 4 and held. - 特許庁

ビット線制御回路(4)は、活性状態において、選択された第１ビット線(PL)に電荷が転送された後、第２ビット線(/PL)の電位を第３電位に制御する。例文帳に追加

A bit line control circuit (4) controls, at an activated state, the electrical potential of the second bit line (/BL) to the third electrical potential after electrical charges are transmitted to the first bit line (BL) selected. - 特許庁

始めの３チャネルビットは「０１０」で示される同期パターンであり、後ろの４チャネルビットがデータ部で、４チャネルビット中の「１」の位置によりデータが示される。例文帳に追加

The front 3 channel bits are the synchronous pattern shown by '010', and the rear 4 channel bits are data parts and the data are shown by the position of '1' in the 4 channel bits. - 特許庁

上位４ビットを上位ヘッダー、下位４ビットを下位ヘッダーとして二階層とされ、さらにデータのビットアサインによりその下の階層まで拡張することができる。例文帳に追加

Two hierarchies are composed of the high 4 bits as a high header and the low 4 bits as a low header, and further, the bits are expanded to the downside hierarchy by assigning bits of data. - 特許庁

ビットスライスプロセッサは,通常,1,2,4,または8ビットの論理演算装置（ALU）と制御ラインで成り立っている．例文帳に追加

Bit slice processors usually consist of an ALU of 1, 2, 4 or 8 bits and control lines.  - コンピューター用語辞典

返されるビジュアルは Red, Green, Blue それぞれについて最低 4 ビットをサポートしており、アルファのビットは多分持たないだろう。例文帳に追加

The returned visualsupports at least four bits each of red, green, and blue, and possiblyno bits of alpha.  - XFree86

量子化器４−１とポスト量子化器４−２はレート制御部４として機能し、コードデータのビット数を割り当てビット数に合わせ込む。例文帳に追加

The quantizer 4-1 and a post quantizer 4-2 function as a rate control part 4, and match the number of bits of the code data to the number of assigned bits. - 特許庁