「4ビット」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

パス演算器２６により、ストライプの４ビットをパス決定処理単位として、ビットプレーン内の各ビットのパスの決定処理を順に行う。例文帳に追加

A path computing element 26 sequentially carries out determining processing of a path for each bit in a bit plane by using 4 bits of a stripe for a path determining processing unit. - 特許庁

ワード線ＷＬ、ビット線ＢＬは、ビット線コンタクト領域４及びワード線コンタクト領域５まで引き出され、ビット線コンタクト６及びワード線コンタクト７においてプローブ機構１００と電気的に接続される。例文帳に追加

The word lines WL and the bit lines BL are drawn out up to bit line contact areas 4 and word line contact areas 5 and electrically connected with probe mechanisms 100 in bit line contacts 6 and word line contacts 7. - 特許庁

ビット本体２の先端部近傍における外周側に周方向へわたって設けられたフランジ部５の下面側に、ビット４ａからなるさらい用ビット部４を設ける。例文帳に追加

A smoothing bit 4 consisting of a bit 4a is provided to the lower surface side of a flange section 5 provided over the circumferential direction to the circumferential side in the vicinity of the front end of the bit main body 2. - 特許庁

ＣＰＵ２８１は、各予告時間Ｔ１〜Ｔ４、Ｔ１１〜Ｔ１４秒において、「予告ビット列」と各第１予告タイミング〜第４予告タイミングに対応する２進数４ビットの４個の「比較４ビット」との論理積を順次算出する。例文帳に追加

A CPU 281 computes the theoretical products of the "advance notice binary digit string" and four binary 4-bit "comparison 4 bits" corresponding to the respective first to fourth advance notice times one by one at T11-T14 seconds in respective times for advance notice T1-T4. - 特許庁

穿孔用ビット１は、ビット頭部２及び胴部３からなり、ビット頭部２の端面2aには、ボタン状の超硬チップ４を植え込む装着穴５が設けられている。例文帳に追加

The drilling bit 1 is composed of the head 2 and a body 3, and an end face 2a of the head 2 is provided with a fitting hole 5 wherein the button-shaped cemented carbide tip 4 is implanted. - 特許庁

一方、エンドマーク３５は、Ｄ４ビットをセットし、他のＤ３〜Ｄ０ビットの４ビットがスタートマーク３１と反転した１Ａｈ（１１０１０Ｂ）とされている。例文帳に追加

In the meantime, an end mark 35 is turned to 1Ah(11010B) for which the D4 bit is set and the 4 bits of the other D3-D0 bits are inverted from the start mark 31. - 特許庁

一方、演算処理部４は、ＳＢ化除数と有効ビット数とを入力して、有効ビット数が有効ビット数にないと判定した場合、除算処理を行う。例文帳に追加

The arithmetic processing part 4 inputs the SB coded divisor and the effective number of bits, and when the effective number of bits is judged as not within the predetermined effective number of bits, performs division processing. - 特許庁

中央監視装置１から現場機器６に対して送信される制御コードを機器選択ビットおよび制御ビットに解析する手段３と、その解析結果を外部へビット出力する手段４とを有するＰＣ２を設ける。例文帳に追加

A PC 2 which has means 3 analyzing a control code that is transmitted to a site device 6 from a central monitoring device 1 into a device selection bit and a control bit and a means 4 performing the bit output of the analytical results to the outside is provided. - 特許庁

リードディスターブによるビットエラーの予防に好適であり、経時的に変化したビットデータを回復させることができ、ビットエラーの発生を未然に防止してフラッシュメモリ４の信頼性を向上させることができる。例文帳に追加

The method is preferable for preventing a bit error by read-disturb, bit data changed with time can be restored, and reliability of the flash memory 4 can be improved by preventing occurrence of a bit error. - 特許庁

ＯＬＴ４において、ＯＮＵ数と等しいビット長の配信識別子を用意して、各ビットの位置を個々のＯＮＵに１対１で関連付け、各ビットの値をフローの配信／非配信に対応付ける。例文帳に追加

In an OLT 4, a distribution identifier with bit length equal to the number of ONUs is prepared, the position of each bit is associated with an individual ONU in a one-to-one manner, and the value of each bit is associated with distribution/non-distribution of a flow. - 特許庁

この発明は、ビット線と並行に配置されたワード線選択信号とプリチャージクロック信号とから、ビット線負荷制御回路４によりビット線負荷回路３のプリチャージ制御信号を生成するように構成される。例文帳に追加

This device is constituted so that a pre-charge control signal of a bit line load circuit 3 is generated by a bit line load control circuit 4 from a word line selecting signal arranged parallel to the bit lines and a pre-charge clock signal. - 特許庁

このようにすることで、影響の大きいＹ信号の上位４ビットに対する１ビットの誤り訂正が可能となり、使用していない下位ビットを有効に活用しながらＹ信号のエラー保護が実現される。例文帳に追加

Thus, an error of one bit can be corrected in the high-order 4 bits of the Y signal having a large influence, and while utilizing effectively an unused low-order bit, the Y signal can be protected from an error. - 特許庁

Ａ／Ｄコンバータ４で所定のビット数を有するバイナリコードに変換された映像信号Ｓv は、制御部３において最上位ビットと最下位ビットの間で複数に分割される。例文帳に追加

A video signal Sv transformed into a binary code having the prescribed number of bits by an A/D converter 4 is plurally divided between the most significant bit and the least significant bit in a control part 3. - 特許庁

１ビット・オーディオ信号編集機４は、ΔΣ変調器３が出力した１ビット・オーディオ信号Ａの無音と推定される区間を抽出し、特定の１ビット・ミュートパターン信号に置き換え、無音と推定されなかった区間の１ビット・オーディオ信号と共に出力する。例文帳に追加

A 1-bit audio signal editing machine 4 extracts a section estimated to be soundless in the 1-bit audio signal A outputted by a ΔΣ modulator 3, replaces it with a specified 1-bit mute pattern signal, and outputs it together with a 1-bit audio signal of a section which is not estimated to be soundless. - 特許庁

遅延部４、２ビットフレーム生成部７及びミックス部７により、ＨＤＴＶ信号の１画素に対応する１０ビットのデータの下位２ビットを、２ビット系列のデータ列に変換したＳＤＴＶ信号に置き換えることのより、ＨＤＴＶ信号と、ＳＤＴＶ信号とを多重化する。例文帳に追加

The HDTV signal and the SDTV signal are multiplexed with each other by substituting the SDTV signal obtained by converting the lower two bits of 10-bit data corresponding to one pixel of the HDTV signal into the data string of the 2-bit series for the HDTV signal through a delay part 4, a 2-bit frame generation part 7 and a mixing part 7. - 特許庁

制御情報は、アーム位置データ下位８ビットのData1と、アーム位置データ上位１ビットとワイパ動作モード６ビットを含むData2と、モータ制御シーケンス６ビットを含むData3と、チェックサムのData4からなる４バイトデータからなり、通信データを双方向で８バイトに低減させる。例文帳に追加

The control information, comprising Data 1 of arm position data low 8 bits, Data 2 including arm position data high 1 bit and wiper operation mode 6 bits, Data 3 including motor control sequence 6 bits, and Data 4 of check sum, bi-directionally reduces the communication data to 8 bytes. - 特許庁

即ち、図２において、例えば、●印の画素は、元の８ビットの画素のレベル方向のＭＳＢから２番目、４番目、６番目及び８番目（ＬＳＢ）のビットが間引かれ、ＭＳＢから１番目、３番目、５番目及び７番目のビットの４ビットで構成されている。例文帳に追加

That is, the 2nd, 4th, 6th, 8th bits (LSB) from the MSB of each of the pixels marked with black circle are thinned out in the level direction of the originally 8-bit pixel and then each pixel marked with black circle consists of the 1st, 3rd, 5th, and 7th bits from the MSB, in total 4 bits. - 特許庁

そして制御部３２は、第１Ｇデータと第２Ｇデータとが互いに異なっていれば、第１ビット列と第２ビット列とを比較し、それらが等しければ、第１ビット列または第２ビット列で、第１Ｇデータまたは第２Ｇデータの最上位の４ビットを置き換え、置き換え後のＧデータを採用することで衝突判定を行う。例文帳に追加

A control unit 32 determines the collision by comparing the first bit string with the second bit string if the first G data and the second G data are different from each other, replacing the highest 4 bit of the first G data or the second G data with the first bit string or the second bit string if both are equal, and selecting the G data after being replaced. - 特許庁

また,我々は,2つのタイプの4ビット桁上げ先見加算器と,それらのミニマム・テストを提示します．例文帳に追加

We also present two types of 4-bit carry look-ahead adders and their minimum tests.  - コンピューター用語辞典

その数値は値4,2,1に対応するビットを加算することにより得られる。例文帳に追加

A numeric mode is from one to four octal digits (0-7), derived by adding up the bits with values 4, 2, and 1.  - JM

すべてのホストフラグの状態は、構造体のメンバー status の下から 4 ビットとして返される。例文帳に追加

The state of all host flags will be returned in the lower four bits of the status member.  - JM

位相変調部４は、ΣΔ変調器３からの１ビットオーディオ信号Ｓ_１を位相変調する。例文帳に追加

One-bit audio signal S_1 from a ΣΔmodulator 3 is subjected to phase modulation by a phase modulation part 4. - 特許庁

それによって作成したＩＪ用ビットマップファイルデータ３をＩＪ装置４へデータ転送する。例文帳に追加

Bit map file data 3 for IJ generated thereby are transferred to an IJ device 4. - 特許庁

インナー筒体４には、インナービット５に変えて、ダウンザホールハンマーを取り付けてもよい。例文帳に追加

A down-the-hole hammer can also be attached to the inner cylinder 4 in place of the inner bit 5. - 特許庁

そして、半導体基板上では素子選択線５がビット線４と平行に配置されている。例文帳に追加

On a semiconductor substrate, the element selection lines 5 are arranged in parallel with the bit lines 4. - 特許庁

画像復号化器４は、符号化されたオブジェクト画像の符号化ビットストリームＳ１を復号化する。例文帳に追加

An image decoder 4 decodes a coded bit stream S1 of a coded object image. - 特許庁

電荷蓄積層４に電子を蓄積することで、複数ビット分の情報を記憶する。例文帳に追加

Thus, information on plural bits can be stored by storing the electrons in the charge storage layer 4. - 特許庁

さらに、編集装置１は、コマンドとビットマップ素材を編集処理装置４に供給する。例文帳に追加

Further, based on the command, the edition unit 1 supplies the command and the bitmap material to the processing unit 4. - 特許庁

受信した信号をダウンコンバート、復調し（＃３、＃４）、ビット同期が確立される（＃５）。例文帳に追加

The received signal is down-converted and demodulated (#3, #4), and bit synchronization is established (#5). - 特許庁

半導体記憶装置は、第１ワード線１と、ビット線２と、抵抗変化材４とを備える。例文帳に追加

The semiconductor storage includes a first word line 1, a bit line 2, and a resistance change material 4. - 特許庁

また、コアビット装着板３、保持部４そして支持部５は一体の鋼製の構成体である。例文帳に追加

Further, the core bit mounting plate 3, the holding part 4 and the supporting part 5 form an integrated steel structure. - 特許庁

抵抗変化材４は第１ワード線１とビット線２との各交差部に配置される。例文帳に追加

The resistance change material 4 is arranged at each intersection of the first word line 1 and the bit line 2. - 特許庁

磁気シールド用磁性膜２２は、ビット線４と磁気記憶素子３との間に配置されている。例文帳に追加

The magnetic shielding magnetic film 22 is installed between the bit line 4 and the magnetic memory element 3. - 特許庁

一方、BO[x]はビットＩ／Ｏ６Ｂのバス権制御出力ポートの値である。例文帳に追加

Namely, the function block 5A which acquires the bus right of the system bus 2, can perform access through the system bus 2 to a memory 4. - 特許庁

また、硬質部材でビット部４を覆うため高硬度となり、耐久性の向上が図れる。例文帳に追加

Since the bit part 4 is covered with the hard member, high hardness is obtained to improve durability. - 特許庁

ビット線３、４は、フラッシュメモリセル９〜１６のドレイン端子が接続されている。例文帳に追加

The bit lines 3, 4 is connected to drain terminals of flash memory cells 9-16. - 特許庁

読み出しビット線対ＲＢＬｔ、ＲＢＬｃはセンスアンプ４に入力される。例文帳に追加

The read bit line pairs RBLt, RBLc are input to sense amplifiers 4. - 特許庁

１ビットはデータチャンネル８ch、チャンネル長はデータチャンネル４chから構成される。例文帳に追加

One bit is constituted of 8 ch of data channels, and a channel length is constituted of 4 ch of data channels. - 特許庁

ＬＦＳＲ１００は、主にＦ／Ｆを用いた４ビットのシフトレジスタが形成されている。例文帳に追加

An LFSR 100 includes a shift register having 4 bits and mainly using F/F. - 特許庁

４：４：４形式ＨＤ信号，量子化ビット数が１０ビットを越えるＤ−Ｃｉｎｅｍａ信号等を形成するディジタルデータのシリアル伝送を、既存の回路構成要素を利用して、適切に実現できるものとする。例文帳に追加

To properly realize serial transmission of digital data configuring a 4:4:4 form HD signal and a D-Cinema signal whose quantization bit number exceeds 10 bits or the like by utilizing an existing circuit configuration component. - 特許庁

特にビットプレート４に１個のチェーンリンク31より長い長さを与え、ビットプレート４を３個のチェーンリンク31に跨った状態で、中間のチェーンリンク31に接合する。例文帳に追加

A longer length than one chain link 31 is imparted especially to a bit plate 4 and the bit plate 4 is connected to the middle chain link 31 in the condition that the bit plate 4 straddles three chain links 31. - 特許庁

メモリ５０には、８ビットの多値データが１ワードにつき４個ずつ格納されており、４×４＝１６個の多値データでビットプレーン符号化のひとつの処理単位（処理ブロック）をなしているとする。例文帳に追加

In a data processing apparatus, multi-valued data of 8 bits is stored into a memory 50 by 4 pieces per one word, then multi-valued data of 4 by 4=16 pieces is taken on a single processing unit (a processing block) of a bit plane coding. - 特許庁

プロセッサアレイ１と、バッファ４とが付加され、メモリ３からバッファ４にデータがＭビット幅で転送され、バッファ４でＮビットが揃った段階で、Ｎ／Ｍのステップ数でプロセッサアレイ１に転送される。例文帳に追加

A processor array 1 and a buffer 4 are added to the parallel computers, the data is transferred from the memory 3 to the buffer 4 with the M bit width and at a stage that N bits are arranged in the buffer 4, the data is transferred to the processor array 1 with the number of steps of N/M. - 特許庁

４つの命令を同時に処理できる４つの機能ユニットを備えた並列処理マイクロプロセッサにおいて、４つの機能ユニットをビットごとにスライスし、レジスタファイル５の第１ビット部５００のデータを処理する４つの第０ビット部１００，２００，３００，４００をまとめて配置する。例文帳に追加

Four function units are sliced by bit, and four zeroth bit parts 100, 200, 300 and 400 for processing data of a first bit part 500 of a register file 5 are collectively disposed, in the parallel processing microprocessor provided with 4 function units capable of processing 4 commands simultaneously. - 特許庁

デマルチプレクサ部１−１は、３ビットのクロック反転信号により対応する１／２，１／４，１／８の分周クロック信号を反転させて、ＳＤＨフレーム信号を順に１：２，２：４，４：８に並列化する際のビット位置を入れ替えることで、ビットずれを補正する。例文帳に追加

The bit deviation is compensated by inverting corresponding frequency divided clock signals of 1/2, 1/4, 1/8 by the three-bit clock inversion signal and replacing bit positions when an SDH frame signal is successively parallelized to 1:2, 2:4, 4:8 by the demultiplexer part 1-1. - 特許庁