「4ビット」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

また、ピクチャ廃棄回路６は、高速再生時にはピクチャヘッダ検出回路３および判定回路５の制御に従って各ノード６ａ，６ｂ側への接続が切り換えられ、ビットバッファ２から読み出された各ピクチャをピクチャ単位で間引いてデコードコア回路４へ転送する。例文帳に追加

Besides, in the circuit 6, the connection to the side of the node 6a or 6b is changed-over in accordance with the control of a picture header detecting circuit 3 and a judging circuit 5 in the case of high-speed reproduction and the respective pictures read from the picture buffer 2 are transferred to the decoding core circuit 4, after thinning by a picture unit. - 特許庁

不良解析メモリ７を複数のデータ入出力端子を持つ多ビットメモリで構成し、論理比較器４で不一致が検出されると前回のテストで不良解析メモリ７に記憶させた信号に今回のテストで検出された不一致検出信号を加える。例文帳に追加

The defect analyzing memory 7 is composed of a multi-bit memory having plural data input/output terminals, and the device is provided with a control circuit 6 in which when uncoincidence is detected by the logical comparator 4, and uncoincidence detected signal detected by a test of the present time is added to a signal stored in the defect analyzing memory 7 in a test of the previous time. - 特許庁

ＮＥ１は、主同期クロック発生装置１９に従属同期するとともに、ＳＴＭ−ｎ信号のＭＳＯＨのＳ１バイトの上位４ビットに、従属同期方向認識番号として、“１０１０”という値を設定し、ＮＥ２に伝送する。例文帳に追加

A network element NE 1 is in subordinate synchronization with a main synchronous clock generator 19, sets a value of '1010' as a recognition number of the subordinate synchronization direction to the high-order 4 bits of an S1 byte of the multi-section overhead MSOH of a synchronous transfer mode STM-n signal and transmits the resulting signal to a NE 2. - 特許庁

内符号ＦＩＲ成分に接続する外符号出力ビット系列の同じＦＩＲ−ＩＩＲインターリーバを用いた符号化装置の性能曲線と比較し、１：４：１分割インターリーバを用いた符号化装置の性能曲線のうちの最適な性能曲線は落ち際のＳＮＲが十分に良い。例文帳に追加

In comparison with a performance curve of an encoding apparatus using FIR-IIR interleavers of the same outer code output bit stream connected to the inner code FIR component, among the performance curves of encoding apparatuses using 1:4:1 divided interleavers, the optimal performance curve is a curve having a sufficiently excellent SNR in the case of falling. - 特許庁

また、占有量Ｂm が第１の閾値ＢTH1 と第２の閾値ＢTH2 との間にある場合、ビットバッファ２からＩピクチャまたはＰピクチャが読み出されると当該ピクチャはデコードコア回路４へ転送され、Ｂピクチャが読み出されると当該ピクチャはスキップされる。例文帳に追加

Furthermore, when the amount Bm is between the 1st threshold value BTH1 and a 2nd threshold value BTH2 and an I-picture or a P-picture is read from the bit buffer 2, the read picture is transferred to the decode core circuit 4, and when a B picture read, the picture is skipped. - 特許庁

また、ネットワークＩ／Ｏ装置４内のＤＭＡ５は属性付加部９を備えており、受信したパケットのデータのうちでＣＰＵ３からのアクセス確率が高いデータであるヘッダ１１に“１”の属性ビット１４を付加して転送する。例文帳に追加

Besides, a DMA 5 inside the network I/O device 4 is equipped with an attribute adding part 9 and a header 11 as data of high access probability from a CPU 3 in the data of a received packet is transferred after an attribute 14 of '1' is added to the header 11. - 特許庁

金属ラインの一連の層は、第１の方向と実質的に直交する第２の方向に走るビット・ライン４の層を含み、その後に、第２の方向に走るデータ・ライン６を含み、そして、次に、第１の方向に走るワード・ライン８を含んで、提供される。例文帳に追加

A sequence of layers of metallic lines includes a layer of bit lines 4 running in a second direction substantially orthogonal to the first direction followed by data lines 6 running in the second direction, and then word lines 8 running in the first direction. - 特許庁

レベル検出部２は、レベル指定部４で指定された信号レベルがマスク信号５に存在するか否かを検出して存在する場合はそのビット位置を示す位置信号６と検出ありを示す検出信号７を出力する。例文帳に追加

A level detecting part 2 detects whether or not the signal level designated by the level designating part 4 exists in the mask signal 5 and when that signal level exists there, a position signal showing that bit position and a detecting signal 7 showing the existence as a result of detection are outputted. - 特許庁

外部バス調停部は、ＤＭＡ制御部４からバースト転送イネーブル信号がアサートされているときに、エリアビットサーチ部からＯＮ設定の検出が通知されると、ＤＭＡ転送を中断し当該外部アクセスのサイクルを割り込ませるための制御を行なう。例文帳に追加

When detection of ON setting is reported from the area bit searching part when a burst transfer enabling signal is asserted by a DMA control part 4, control to interrupt the cycle of the external access is performed by an external bus arbitration part by interrupting the DMA transfer. - 特許庁

この際、ディジタルオーディオ信号処理装置１００が受信した信号中で信号データの有効性を示すビットを遅延回路４に入力して、ディジタル信号処理回路２が信号データを高精度化するのに要する時間に応じて遅延させる。例文帳に追加

At this time, a bit having the effectiveness of the signal data among the signal data received by the device 100 is inputted to a delay circuit 4 and it is delayed in accordance with the time required for the circuit 2 to enhance precision of the signal data. - 特許庁

メモリトランジスタと選択トランジスタとは、電荷蓄積電極２及び制御電極４からなる２層ゲート電極構造を有し、選択トランジスタを介してメモリトランジスタの単位列をソース線１２及びビット線７に接続している。例文帳に追加

The selective transistor has a double-layer gate electrode structure composed of a charge store electrode 2 and a control electrode 4, the unit array of memory transistors is connected to source lines 12 and bit lines 7 via the memory transistors. - 特許庁

音源解析部４は、与えられるオーディオ情報の成分を解析し、選択されたオーディオ情報に含まれる成分に応じて、圧縮制御部５により、記録に際しての圧縮条件、つまりサンプリング周波数、量子化ビット数および記録レベルを設定する。例文帳に追加

A sound source analytic part 4 analyzes the component of given audio information and in accordance with the component included in the selected audio information, a compression control part 5 sets a compressing condition such as a sampling frequency, the number of quantization bits, a recording level at the time of recording. - 特許庁

画像情報符号化装置５は、付加情報と量子化行列切替装置４から供給されたインターマクロブロック用の量子化行列とに基づいて、画像情報復号装置２から供給された動画像情報を直交変換して低ビットレートの画像圧縮情報に符号化する。例文帳に追加

The image information encoder 5 applies orthogonal transform to moving picture information supplied from an image information decoder 2 on the basis of the attached information and the inter-macro-block quantization matrix supplied from the quantization matrix changeover device 4 to encode the transformed moving picture information into the image compression information at a low bit rate. - 特許庁

外部入力端子１、参照電圧選択部２〜４、キャパシタ群７、第１のスイッチ群８、第２のスイッチ群９、演算増幅部５、冗長ビットを有するサブＡ／Ｄコンバータ６、およびデジタル符号化回路１５を有するＡ／Ｄコンバータとして構成される。例文帳に追加

The A/D converter comprises an external input terminal 1, reference voltage selecting parts 2 to 4, a capacitor group 7, a first switch group 8, a second switch group 9, an operational amplifier part 5, a sub A/D converter 6 having a redundant bit, and a digital coding circuit 15. - 特許庁

一方監視映像受信装置４においては、監視映像送信装置から送られた符号化映像データを復号すると共に、上記符号化映像データのユーザ領域に反転ビット“１”が付加されているか否かを判定し、付加されている場合に上記復号された映像データを天地反転処理する。例文帳に追加

On the other hand, a monitoring video reception device 4 decodes encoded video data transmitted from the monitoring video transmission device, determines whether or not the added inversion bit "1" is in the user range of the encoded video data, and performs inversion processing of the decoded video data when the bit is present. - 特許庁

番組情報取得部４はトランスポートパケットから番組のビットレート、番組の放送開始・終了時間を取得し、記録再生制御部５がディスク記録再生部２からテープ記録再生部３へのデータ転送開始タイミングを制御する。例文帳に追加

A program information acquisition section 4 acquires a program bit rate and a program broadcast start/end time from the transport packets and a recording and reproduction control section 5 controls data transfer start timing from the disk recording and reproducing section 2 to the tape recording and reproducing section 3. - 特許庁

ビスにスピンドル１０先端部のビット１２を押し付けると、これに連動してモーター２後部に備えられたバネ５が伸縮し、モーター２後部の鉄心保護キャップ６で押しボタンスイッチ４が押し込まれ、モーター２に電気が流れ起動回転する構造とした。例文帳に追加

When a bit 12 at a tip of a spindle 10 is pressed onto the screw, a spring 5 provided to a rear part of a motor 2 is interlockingly expanded and contracted, and a push button switch 4 is pressed down by an iron core protection cap 6 at the rear part of the motor 2 to power the motor 2 for activation and rotation. - 特許庁

ノード光装置２，３ではＣＷＤＭカプラ２１，３１からのＩＰデータのみ一旦、波長分離を行い、ギガビットイーサスイッチ２２，３２に伝送して、再度、低密度波長多重し、ＣＷＤＭカプラ２３，３３から加入者ゲート端末４，５へ伝送する。例文帳に追加

At node optical devices 2 and 3, only IP data from CWDH couplers 21 and 31 are processed in wavelength separation for the present, and transmitted to giga-bit Ether-switches 22 and 32 to be multiplexed in low-density wavelength again, and transmitted to subscriber gate terminals 4 and 5 from CWDH couplers 23 and 33. - 特許庁

通信エラー検出部２は、互いに通信データの送受信を行う送信機４と受信機１との間で予め定められた特定のビット配列が、通信データのヘッダ部に含まれているか否かを解析するヘッダ解析部３を備えている。例文帳に追加

A communication error detecting part 2 is provided with a header analysis part 3 for analyzing whether or not a specific bit array predetermined between a transmitter 4 and a receiver 1 for transmitting and receiving communication data with each other is included in a header part of the communication data. - 特許庁

トランスファゲート４は、データセンス時は、低レベル側ビット線の遷移が一定レベルで抑えられるような第１の転送制御電位Ｖ１１により駆動され、リストア時は第２の転送制御電位Ｖ１２（＜Ｖ１１）により高コンダクタンス状態に駆動される。例文帳に追加

The transfer gate 4 is driven by a first transmission control potential 11 so that the transition of a low-level-side bit line can be suppressed at a constant level on data sensing and is driven in a high-conductance state by second transmission control potential V12 (<V11) on restoring. - 特許庁

データ取得判定部１２ｂは、通信処理部１１ｃが、ＰＬＣ３からの所定のデバイス４のデータの読み込みが完了すると、作業メモリ１４における状態監視領域１４ｂに設けられた読込完了監視ビットをＯＮに書き替える。例文帳に追加

When a communication processing part 11c completes reading data of a predetermined device 4 from a PLC 3, a data acquisition decision part 12b rewrites reading completion monitor bits set in a state monitor region 14b in an operation memory 14 to ON. - 特許庁

エンコーダ出力間における基本クロック信号数をカウントするカウンタ１の出力ビットのうち、少なくとも１つの偽が含まれている間は、否定積回路４の出力は真となり、クロック信号とともに論理積回路５にループバックされるため、カウンタ１はインクリメントされていく。例文帳に追加

Since, while at least one false is contained in output bits of a counter 1 for counting the number of basic clock signals between outputs of an encoder, the output of a NAND circuit 4 is false and the results are looped back to an AND circuit 5, the counter 1 is incremented. - 特許庁

メモリ５８に記憶されたＣＣＤ−ＲＡＷデータは、メモリ５８からランダムノイズ埋め込み回路６６に読み出され、ここで下位４ビットの無効データの領域にランダムノイズが埋め込まれたのちメモリカード６４に記録される。例文帳に追加

The CCD-RAW data stored in the memory 58 are read out of the memory 58 to a random noise embedding circuit 66 wherein random noise is embedded in an area of the invalid data of low-order 4 bits and afterwards the data are recorded on a memory card 64. - 特許庁

カウント値ラッチ回路３の出力と時間設定データの値が加算器４で加算され、この加算結果とＮビットカウンタ１の出力が一致回路５で比較され、一致していればタイマ出力信号が出力される。例文帳に追加

The output of the circuit 3 and the value of time setting data are added by an adder 4 and the result of this adding and the output of the counter 1 are compared with each other by a coincidence circuit 5 to output a timer output signal when they are coincident with each other. - 特許庁

入力信号を差分器２、デルタシグマ変調部３、パルス増幅器４、帰還回路ＦＣからなるデルタシグマ変調回路に通すことによりデルタシグマ変調して１ビットの量子化出力信号Ｓ３を生成し、量子化出力信号Ｓ３をパルス増幅する。例文帳に追加

A 1-bit quantizing output signal S3 is generated by passing an input signal to a delta sigma modulation circuit comprised of a differential pulse code modulator 2, a delta sigma modulation part 3, a pulse amplifier 4, and a feedback circuit FC, and the quantizing output signal S3 is pulse amplified. - 特許庁

これら制御部３，４は、送信機筐体内の実装位置を示す固有の実装位置情報Ｄｐ、およびＡ／Ｄ変換器９から出力される複数ビットのデジタル音声信号Ｄａをそれぞれ受けて、自電圧増幅器のオンオフ制御を行う。例文帳に追加

The controllers 3 and 4, respectively receive intrinsic mounting position information Dp, indicating mounting position in a transmitter housing and a plurality of bits of digital voice signals Da to be output from an A/D converter 9, and control to turn on, off self-voltage amplifiers. - 特許庁

岩盤を削孔するビット３が先端に設けられた削孔ロッド４と平行に備えられ、岩盤に削孔した先行孔ｈ１に挿入するガイドロッド７の先端に、ロッド径より外径が大きく、ロッド軸線方向に沿った外周溝９ａが複数形成された大径部９を設ける。例文帳に追加

The tip of the guide rod 7 provided parallel with a drilling rod 4 provided with a bit 3 for drilling the base rock, at the tip and inserted in the preceding hole h1 drilled in the base rock, is provided with a large diameter 9 with an outer diameter larger than the rod diameter and with a plurality of outer peripheral grooves 9a formed along the axial direction of the rod. - 特許庁

ＤＲＡＭセル部に対して、付け加わるアナログ容量素子を、下部電極５はゲート電極４と、接続孔の側壁絶縁膜９は容量絶縁膜１０と、上部電極１２はビット線と、それぞれ共通の材料・パターニングにより作製する構造とする。例文帳に追加

In the analog capacitive element added to a DRAM cell part, a lower electrode 5 is formed with a gate electrode 4, the side wall insulating film 9 of a connection hole with a capacity insulating film 10 and an upper electrode 12 with a bit line by common materials/patterning. - 特許庁

転送カウンタ３に格納されている転送データ数に応じた回数、コピーデータレジスタ５０に保持されている転送データを出力するとともに、その転送データを出力する度に出力ポインタ４により指示される出力バスにおけるビット位置を更新する。例文帳に追加

By the number of times corresponding to the number of transfer data stored in the transfer counter 3, the transfer data held in the copy data register 50 are outputted, and a bit position in the output bus instructed by the output pointer 4 is also updated each time the transfer data are outputted. - 特許庁

ガタなしラチェットドライバ１はビット５を先端に形成するドライバロッド部２と、これを所定トルク（通常のねじ込み時の負荷トルクより少なくとも大きいトルク）で保持するスリーブ部４と、スリーブ部４の後端に挿着されてドライバロッド部２と連結されるラチェット機構部４とからなる。例文帳に追加

This ratchet driver 1 without looseness is composed of the driver rod part 2 for forming a bit 5 on the tip, a sleeve part 4 for holding this part in predetermined torque (at least torque larger than load torque in ordinary screwing-in), and a ratchet mechanism part 4 inserted into the rear end of the sleeve part 4 and connected to the driver rod part 2. - 特許庁

これにより各端末４のモニタには、表示画素数を最大限生かした映像が表示されるから、配信サーバ１から送信された配信データＳに係る映像の画素数が変換されてビットレートが調整されたことを、各端末４の利用者は認識することなく、中継装置３と各端末４との間におけるネットワークの負荷を低減することができる。例文帳に追加

Thus, since a video image effectively utilizing the number of display pixels to a maximum is displayed on the monitor of each terminal 4, a user of each terminal 4 can reduce a network load between the relay apparatus 3 and each terminal 4 without recognizing that the bit rate has been adjusted by converting the number of pixels of the video image relating to the distribution data S transmitted from the distribution server 1. - 特許庁

伝送誤りの結果として失われたビデオ情報を再構築するためのシステムおよび方法は四つの側面がある：（１）ビットレートおよび／またはパケットレートを変える、（２）冗長情報をビデオビットストリームに挿入する、（３）ビデオの、ある領域の周期的な自動リフレッシュを提供する、（４）符号化された諸マクロブロックを送信のためにいくつかの多岐グループにインターリーブすることにより紛失パケットの影響を空間的に拡散させる。例文帳に追加

The system and method for reconstruction of video information lost as a result of transmission errors have four aspects, including: (1) changing the bit and/or packet rate; (2) inserting redundant information into the video bitstream; (3) providing automatic refresh of certain regions of the video on a periodic basis; and (4) interleaving coded macroblocks into diversity groups for transmission to spatially spread the effect of lost packets. - 特許庁

伝送誤りの結果として失われたビデオ情報を再構築するためのシステムおよび方法は四つの側面がある：（１）ビットレートおよび／またはパケットレートを変える、（２）冗長情報をビデオビットストリームに挿入する、（３）ビデオの、ある領域の周期的な自動リフレッシュを提供する、（４）符号化された諸マクロブロックを送信のためにいくつかの多岐グループにインターリーブすることにより紛失パケットの影響を空間的に拡散させる。例文帳に追加

A system and method for reconstruction of video information lost as a result of transmission errors have four aspects, comprising: (1) changing a bit and/or packet rate; (2) inserting redundant information into a video bit stream; (3) providing periodic automatic refresh of certain regions of video; and (4) interleaving coded macro blocks into some diversity groups for transmission to spatially spread effect of lost packets. - 特許庁

重い、またはより重い積み荷１０_2がいかだ用吊り手段４、５に取り付けられていて、それにより、いかだ１がダビット７により吊り上げられたときに、重い積み荷または少なくとも最も重い積み荷１０_2は、いかだ１に接触することなく、いかだ用吊り手段４、５から吊り下げられたままであり、いかだ１は、はるかに良好に釣り合い、より水平になる。例文帳に追加

The heavy or heavier load 10_2 is mounted on the suspending means 4, 5 for the raft, consequently, the heavy or heavier load 10_2 is kept hung down from the suspending means 4, 5 for the raft without making contact with the raft 1, and the raft 1 becomes far more favorably balanced and more horizontal. - 特許庁

４ビットのカウンタを２個縦列接続して構成したカウンタ３，４をテストするカウンタテスト回路で、ロードパルス生成部２は、カウンタのテストモードを示すテストモード信号と外部端子により入力されるカウンタロードパルステスト入力信号とからカウンタ３，４のロードパルスを生成する。例文帳に追加

In this counter test circuit for testing counters 3, 4 constituted by connecting two four-bit counters longitudinally, a load pulse generating part 2 generates a load pulse of the counters 3, 4 from a test mode signal for showing a test mode of the counters and a counter load pulse test input signal inputted from an external terminal. - 特許庁

従来のＶＴＲのフォーマットの記録ビットレートを増加させて、オーディオセクタ４とビデオセクタ２との間のエディットギャップを拡大し、従来フォーマットの映像データ形式（ビデオセクタ１，２）と音声データ形式（オーディオセクタ１〜４）を保ちながら、音声４チャンネル（オーディオセクタ５〜８）を追加して記録する。例文帳に追加

The edit gap between an audio sector 4 and a video sector 2 is expanded by increasing the recording bit rate of the format of a conventional VCR and while a video data format (video sectors 1 and 2) of the conventional format and an audio data format (audio sectors 1 to 4) are held, four audio channels (audio tracks 5 to 8) are added and recorded. - 特許庁

電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。例文帳に追加

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range. - 特許庁

掘進機構部１と、これに連結される複数のロッド部２からなり、ロッド部２の先端にはビット部３が設けられている地盤掘削機であって、前記ロッド部２は外管４と内管５から構成され、この内管４の内部に仕切壁５３を介して複数の独立した通路５５，５６が形成されている。例文帳に追加

The soil excavator is constituted of a boring mechanism section 1, a plurality of rod sections 2 and bit sections 3 provided to the front ends of the rod sections 2, each of the rod sections 2 is constituted of an outside pipe 4 and an inside pipe 5, and a plurality of independent passages 55 and 56 are formed inside of the outside pipe 4 through a partition wall 53. - 特許庁

ワイヤーラインロット２、ロッキングカップリング３、第１リーミングオープナー４、アダプターカップリング５、第１アウターチューブ６、第２リーミングオープナー７、第２アウターチューブ８、第３リーミングオープナー９及びコアビット１０が順次連結されてなるワイヤライン地質調査ボーリング装置のボーリング装置部１を提供する。例文帳に追加

A boring device part 1 of the wire-line geological-survey boring equipment includes a wire line rod 2, a locking coupling 3, a first reaming opener 4, an adapter coupling 5, a first outer tube 6, a second reaming opener 7, a second outer tube 8, a third reaming opener 9 and a core bit 10, which are sequentially coupled together. - 特許庁

動画像を符号化する動画像符号化装置１０であって、復号における符号バッファの占有量（ＶＢＶバッファ占有量）をシミュレーションするＶＢＶモデル部４と、符号バッファの占有量が増加するように、符号バッファの占有量の変化速度に応じて量子化幅（量子化スケール１８）を決定するビットレート制御部５とを備える。例文帳に追加

A moving image encoding device 10 for encoding a moving image comprises: a VBV model part 4 to simulate an occupancy amount (VBV buffer occupancy amount) of a code buffer in decoding; and a bit rate control part 5 to determine a quantization width (quantization scale 18) according to a change speed of the occupancy amount of the code buffer so as to increase the occupancy amount of the code buffer. - 特許庁

円筒状のボディ開口部２ａに硬質切れ刃３を設けたドリルビット１において、被削材を穿孔する際に発生するコアを収納するボディ部２の内部空間２ｄに、開口部２ａの向きに伸び、先端が円筒状のボディ部２の内部空間２ｄに位置する先細り状の突起部４を設けた。例文帳に追加

In the drill bit 1 having a hard cutting blade 3 in a cylindrical body opening part 2a, a tapered protrusion 4 extended to a direction of the opening part 2a and having a distal end positioned in the inner space 2d of a cylindrical body part 2 is provided in the inner space 2d of the body part 2 storing the core generated in drilling a material to be cut. - 特許庁

この強誘電体メモリは、一対のソース／ドレイン領域３および４を有するトランジスタ７と、トランジスタ７のソース／ドレイン領域３および４に接続された下部電極９と、下部電極９上に形成された強誘電体層１０と、強誘電体層１０上に形成されたビット線１１とを含むメモリセル５０とを備えている。例文帳に追加

The ferroelectric memory has a transistor 7 having a pair of source/drain regions 3 and 4, a lower electrode 9 connected to the source and drain regions 3 of the transistor 7, a ferroelectric layer 10 formed on the lower electrode 9, and a memory cell 50 including a bit line 11 formed on the ferroelectric layer 10. - 特許庁

先端に穿孔ビット５を備えて、回転運動ならびに打撃運動する穿孔ロッド４の接続用カプラー６であって、カプラー本体７の表面部の少なくとも穿孔方向の先端側に、カプラー本体７の回転に伴って樹木の根茎などを切削するための切削体８を備えている。例文帳に追加

This connecting coupler 6 of the boring rod 4 has a boring bit 5 on the tip, and makes rotary motion and hammering motion, and has the cutter 8 on at least the boring directional tip side of a surface part of a coupler body 7 for cutting a root and a stem of a tree according to rotation of the coupler body 7. - 特許庁

また、磁気メモリ１は、書き込みトランジスタ３２のドレイン領域３２ａ及びソース領域３２ｃを含む半導体層６と、ＴＭＲ素子４及び書き込み配線３１を含む磁性材料層８と、半導体層６及び磁性材料層８に挟まれており、ビット配線１３ａ及び１３ｂ、並びにワード配線１４を含む配線層７とを備える。例文帳に追加

Moreover, the magnetic memory 1 further includes a semiconductor layer 6 including a drain region 32a and a source region 32c of a write transistor 32, a magnetic material layer 8 including a TMR element 4 and write wiring 31, and a wiring layer 7 interposed between the semiconductor layer 6 and the magnetic material layer 8 and including bit wiring 13a and 13b, and word wiring 14. - 特許庁

本発明の実施形態に係る配信システム１００は、コントローラ２が各中継装置３を制御することによって、配信サーバ１から送信された配信データＳに係る映像の画素数を各端末４のモニタの表示画素数に対応した画素数に変換することによりビットレートを調整することができる。例文帳に追加

In the distribution system 100, a controller 2 controls each of relay apparatuses 3, so that the number of pixels in a video image relating to distribution data S transmitted from a distribution server 1 is converted into the number of pixels corresponding to the number of display pixels of a monitor of each terminal 4, so that a bit rate can be adjusted. - 特許庁