「4ビット」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

ソース／ドレイン不純物領域にプラグ７ａを形成し、基板の前面に第１層間絶縁膜を形成し、ワードライン４とは垂直方向に一定の間隔で複数のビットライン９を形成する。例文帳に追加

A plug 7a is formed in the source and drain impurity region, a first interlayer insulation film is formed on the front of the substrate, and a plurality of bit lines 9 are formed at fixed intervals in a direction being vertical to the word line 4. - 特許庁

そして、切削用横矢板１１はトンネル掘削機４のカッタビットによって切削可能な材料で形成され、連結手段（ボルト部１８、溶接部２０）によって前記支持柱（１２，１３）に固定される。例文帳に追加

The horizontal sheet pile 11 for cutting is formed of a material cuttable by the cutter bit of the tunnel excavator 4, and is fixed to the support columns 12 and 13 by a connecting means (a bolt part 18, and a welding part 20). - 特許庁

入力信号のエンベロープを生成するエンベロープ生成手段（２）と、エンベロープの各点における所要ビット数で前記入力信号を符号化する符号化手段（４）とを有する符号化装置が提供される。例文帳に追加

This encoding device has an envelope generating means (2) of generating an envelope of an input signal and an encoding means (4) of encoding the input signal with a necessary number of bits at respective points of the envelope. - 特許庁

例えば、通信速度が３２０Ｋビット／秒、データブロックのデータ長が４００バイト、Ｎ＝４である場合、フラッシュタイムまでの時間は、４０ｍ秒とする。例文帳に追加

For example, in the case that the communication speed is 320 kbits/sec, the data length of a data block is 400 bytes, and N=4, the time until the flash time is 40 msec. - 特許庁

ここで、まず埋め込みたいタグフレームを動画解析ツール４上で選択し、出力形式を指定（例えば、ビットマップ形式）した後、イクスポートする。例文帳に追加

A tag frame to be embedded is selected on the moving picture analysis tool 4 and is exported after designation of an output form (for example, a bit map form). - 特許庁

モード選択情報が変換比として１：４を指定しているときは、トライステートバッフア８１のみがイネーブル化され、４ビット幅のパラレルデータが出力される。例文帳に追加

When mode selection information designates 1:4 as a conversion ratio, only a tristate buffer 81 is enabled and the parallel data in 4-bit width are outputted. - 特許庁

そして、画像形成装置４は、プリンタ３のハードディスク３４に保存されたビットマップ画像データのうち印刷出力順で先頭から所定ページ数分のページを残して他のページを削除する。例文帳に追加

In the imaging device 4, pages other than a few prescribed pages from a first page in the order of printout, out of bitmapped image data stored in the hard disk 34 of the printer 3, are deleted. - 特許庁

等化器５は、増幅器４の出力を所望のＰＲ特性とし、ＡＤ変換器６は、その出力を８ビットのサンプル値に変換し、ＰＬＬ７は、クロックを生成する。例文帳に追加

An equalizer 5 makes the output of an amplifier 4 a desired PR characteristic; an A-D converter 6 converts the output into an 8-bit sample value; and a PLL 7 generates a clock. - 特許庁

出力信号生成回路４は、入力信号５の他の一部のビット情報に基づき、第１のサブ出力信号２Ｓと第２のサブ出力信号３Ｓとの組み合わせ順序を決定し、出力信号６を生成する。例文帳に追加

The output signal generating circuit 4 determines the combination order of the first sub-output signal 2S and the second sub-output signal 3S based on another partial bit information of the input signal 5 and produces an output signal 6. - 特許庁

プローブ要求解析フロー部S4の判定部S42は、マネージメント・フレームからそのフレーム制御フィールドを認識し、フレーム制御フィールドの4〜7ビット目が0100であるか否かを判定する。例文帳に追加

The judgement part S42 of a probe request analysis flow part S4 recognizes the frame control field from the management frame and judges whether or not the fourth to seventh bits of the frame control fields are 0100. - 特許庁

メモリセルＭＣ０Ａへのデータ書込期間にはローカルビット線ＬＢＬ０にドレインが接続されるメモリセルＭＣ０Ａ以外のメモリセル（書込非選択セル）のドレインにも４．５Ｖの電圧が印加される。例文帳に追加

During data writing to the memory cell MC0A, 4. 5V voltage is applied to the drain of a memory cell (write nonselective cell) other than the memory cell MC0A whose drain is connected to a local bit line LBL0. - 特許庁

半導体基板１００上に形成されるｐ型ウェル２には、ビット線ＢＬの長手方向に沿って形成されたトレンチ３に素子分離絶縁膜４が埋め込まれている。例文帳に追加

In a p-type well 3 formed on a semiconductor substrate 100, an element isolation insulation film 4 is embedded in trenches 3 formed along the longitudinal direction of a bit line BL. - 特許庁

半導体記憶装置は、メモリセルＭＣが配置されたメモリセルアレイと、選択メモリセルＭＣに所定の電位差がかかるよう、ビット線４及びワード線３に電圧を印加する制御回路１０４とを備える。例文帳に追加

The semiconductor memory device comprises a memory cell array on which a memory cell MC is disposed and a control circuit 104 for applying a voltage to a bit line 4 and a word line 3 so that a predetermined potential difference is given to the selection memory cell MC. - 特許庁

半導体装置５００Ａ〜５００Ｄは、データビット数を内部で圧縮し、テスト結果をｍ個（ｍ＝４）のデータ入出力端子ＤＱ［０：３］に出力する。例文帳に追加

In semiconductor devices 500A-500D, the number of data bits is compressed inside, and a test result is outputted to data input/output terminals DQ [0:3] to the number of m (m=4). - 特許庁

当該テーブルでは、識別コードＣ自身のビット長をａとした場合、「ａ＋ｂ＝ｋ×Ｎ」（ｋは任意の整数，Ｎは２以上の整数，この例ではＮ＝４）なる条件を満たす。例文帳に追加

The table satisfies a condition being (a+b=k×N)(k is any integer, N is an integer equal to or more than 2, and N=4 in the example) when the bit length of an identification code C itself is defined as (a). - 特許庁

判定回路４では、短コードデコーダ２により短コードのＶＬＣが検出されなかった場合、デコード用組み合わせ回路３から送られたデコード結果とビット数を出力する。例文帳に追加

In a judgement circuit 4, in the case that the VLC of the short code is not detected by the short code decoder 2, the decoded result and the number of the bit sent from the combination circuit 3 for decoding are outputted. - 特許庁

復号器Ａ及びＢはＭＰＥＧ−２ビットストリームを復号し、必要に応じ符号化器４で再符号化し、スイッチＳ_１を介してスプライスを成就し、新しいＧＯＰのＣを、ダウンストリームの復号器２へ送出する。例文帳に追加

Decoders A, B decode an MPEG-2 bit stream, a coder 4 re- encodes the stream as required, splices the streams via a switch S1 and gives a stream C of a new GOP to a downstream decoder 2. - 特許庁

データ抽出部１０のうち画像生成・変更器１２にて描画した画像の描画データを表示メモリ１３にオフスクリーンビットマップとして描画した後、表示器４〜６に表示する。例文帳に追加

The drawing data of the image drawn by an image generation/change unit 12 in the data extraction part 10 are drawn as an off-screen bit map in a display memory 13, and displayed on display units 4 to 6. - 特許庁

撮像装置１によって撮影された画像信号がディジタル化され、ディジタル化された画像信号が圧縮装置３で圧縮符号化され、符号化されたビットストリームが書き込み装置４によって記録媒体５に記録される。例文帳に追加

An image signal photographed by an image pickup device 1 is converted into a digital signal, a compressor 3 compresses the digital image signal, and a writer 4 records a coded bit stream to a recording medium 5. - 特許庁

パターンドメディア１は、中央穴３を有する非磁性基板２の片面あるいは両面に、磁性体の凸部４からなるビットパターン６を有する。例文帳に追加

A patterned medium 1 has a bit pattern 6 consisting of convex parts 4 of a magnetic material at one side plane or both planes of a non-magnetic substrate 2 having a center hole 3. - 特許庁

ビット線接続回路４は、読み出し動作が開始されてから所定期間経過後、トランジスタＢＣＴ，／ＢＣＴをオンからオフに切り替える動作を実行可能に構成されている。例文帳に追加

The bit line connection circuit 4 is so constituted that operation for switching the transistor BCT and /BCT from an ON state to an OFF state can be performed when a prescribed period passes after read-out operation starts. - 特許庁

継手３は一端に円筒形状のゴム体９を設け、ゴム体９を棒体内で拡径させて棒体１に圧接接続し、他端はビット３ｂが形成され、電動機４に設けたチャック７に挿入接続される。例文帳に追加

The joint 3 has at one end a cylindrical rubber element that is diametrally expanded in the rod assembly 1 so as to connect therewith under pressure, and at the other end a bit that is connected to or inserted in a chuck on the motor 4. - 特許庁

変換方式フラグ１、４は欠陥セクターを登録する際の登録方法を示すフラグであり、欠陥セクターの登録状態を表わすビットである。例文帳に追加

Conversion system flags 1 and 4 are set for indicating a registration method at the time of registering a defective sector, and provided with bits indicating the registered state of the defective sector. - 特許庁

データ参照用バッファ３にビットストリームとして２値画像が供給されると、多値化部４はバッファ３ａ，３ｂ，３ｃ，３ｄから着目画素Ｘの近傍の画素Ａ，Ｂ，Ｃ，Ｄの値を多値化し、これらの平均値を求める。例文帳に追加

When a data reference buffer 3 receives a binary image as a bit stream, a multi-value section 4 applies multi-value processing to values of pixels A, B, C, D in the vicinity of a target pixel X from buffers 3a, 3b, 3c, 3d to obtain a mean value of them. - 特許庁

そして、データ部３の２進表示のビット毎の受信データと、テーブル４に表示されている受信データに対応するデータの意味とが線で結ばれる。例文帳に追加

Then, received data for each bit of the binary display on the data part 3 and the meaning of data corresponding to the received data displayed on the table 4 are connected by a line. - 特許庁

デコーダ３２は、外部から与えられる設定すべき遅延量を示すディジタル値の下位４ビットのデータをＤLに応じてリングオシレータ３１の出力の１つを選択する。例文帳に追加

A decoder 32 selects one output among outputs from the ring oscillator 31 in compliance with data DL of the low-order 4 bits of a digital value showing a delay quantity given from the outside to be set. - 特許庁

受信データ格納バッファ４が受信データのブロックを構成する所定ワード数のデータを格納し、自アドレス情報格納バッファ５が規定ビット数により構成された自アドレス情報を記憶する。例文帳に追加

A reception data storage buffer 4 stores data with a prescribed number of words that are a block of received data and an own address information storage buffer 5 stores own address information consisting of the number of specified bits. - 特許庁

読み取り部６は、端子３，４，５から入力されるデータを順に配置し、得られた５ビットの値をRAM２のアドレスと見なして、そのアドレスに記録されている値を読み取って端子７から出力する。例文帳に追加

A reading part 6 successively arranges data inputted from terminals 3, 4, and 5, and recognizes an obtained 5 bit value as the address of the RAM 2, and reads the value recorded in the address, and outputs it from a terminal 7. - 特許庁

本発明は、モータ２の駆動を受けて回転するビット３を備えたドライバツール４と、前記モータ２の駆動制御を行う制御手段５とを有する。例文帳に追加

The automatic screw driving device has the driver tool 4 furnished with a bit 3 rotating being driven by a motor 2 and a control means 5 to perform the drive control of the motor 2. - 特許庁

略直方形ブロックを呈する掘削用ビット本体１の掘削頭部2aには、掘削方向基準で、掘削刃部材３及びこの掘削部材３に先行するガイド部材４が備えられている。例文帳に追加

An excavating head part 2a of an excavating bit body 1 for presenting an almost rectangular solid block is provided with an excavating blade member 3, and a guide member 4 preceding to this excavating member 3 in an excavating directional reference. - 特許庁

カウンタ３３は、デコーダ３２の出力を計数し、計数結果が設定された回数nc（ディジタル値の上位４ビットのデータＤHにより決まる回数）と等しくなったとき遅延信号を出力する。例文帳に追加

A counter 33 counts outputs from the decoder 32 and outputs a delay signal when the count result reaches the number nc (the number decided according to data DH of the high-order 4 bits of the digital value). - 特許庁

補間演算処理部４は、読み出された上記テーブル値と、データ分離部２で分離された下位Ｍビットのデータとを用いて、選択された補間演算処理を行い、ＣＭＹからなる出力画像データを得る。例文帳に追加

An interpolation arithmetic processing section 4 uses the table value read and the low-order M-bit data separated from the input image data by the data separation section 2, to conduct the selected interpolation arithmetic processing and to obtain CMY output image data consisting of CMY. - 特許庁

すなわち、ピクチャ廃棄回路６がノード６ｂ側に接続されると、ビットバッファ２から読み出されたピクチャはデコードコア回路４へ転送されずにスキップされる。例文帳に追加

That is, the pictures read from the bit buffer 2 are skipped without being transferred to the circuit 4, when the circuit 6 is connected to the side of the node 6b. - 特許庁

(４to１６)デコーダ２６は、アドレス信号(ＡO〜Ａ3)の最下位ビットＡOによってＰＮＰトランジスタ２４,２５のオン/オフを制御して、赤色ＬＥＤ２２のラインまたは緑色ＬＥＤ２３のラインを選択する。例文帳に追加

A (4 to 16) decoder 26 controls on/off of the transistors 25 and 26 by the least significant bit A0 of an address signal (A0 to A3) to select the line of the red LED 22 or the line of the green LED 23. - 特許庁

ＡＤＳＬモデム２は、ＡＤＳＬ回線４の線路条件に合った伝送速度でデータ通信を行うものであり、エラー検出部１５、ＡＤＳＬインターフェース部１４及びエラー・ビット制御部１６を備えている。例文帳に追加

The ADSL modem 2 performs data communication at a transmission speed that satisfies a line condition of the ADSL line 4 and is provided with an error detecting part 15, an ADSL interface part 14 and an error bit control part 16. - 特許庁

さらに、前記ビット溝底に異なる溝底Ｒ部分３、４を設けたり、溝底を平らにした、差し替えドライバービツトを用いて、ねじって入れたり、ゆるめたりすることが出来る様にした。例文帳に追加

Moreover, the replaceable screwdriver bit providing different groove bottoms R parts 3, 4 at the bit groove bottoms, or flattening the groove bottom, is used, thereby screwing or loosening are made. - 特許庁

後方保護段数処理部４は、非同期中に同期ビットを検出したフレームの数を計数し、計数値が後方保護段数に達したとき同期確定パルスを出力する。例文帳に追加

The number of backward protection stages processing part 4 counts the number of frames from which a synchronous bit is detected during an asynchronous state and outputs a synchronization determination pulse when the counted value reaches the number of backward protection stages. - 特許庁

データ伸長処理ではメモリ部４に圧縮データを読み込み上記圧縮とは逆の演算を行うことにより３２ビット浮動少数点の元データに展開する。例文帳に追加

In the data extending processing, the compressed data are read in a memory 4, and processed by an arithmetic operation reverse to the compression so as to be developed into original data with a 32 bit floating point. - 特許庁

そして、ワード線ＷＬ１６によりメモリ用トランジスタＭ４８をオンに制御し、副ビット線ＳＢＬ４に接続される他のメモリ用トランジスタＭ４９〜Ｍ６３を、ワード線ＷＬ１７〜ＷＬ３１によりオフに制御する。例文帳に追加

Then the transistor M48 for memory is controlled to ON by a word line WL16, other transistors M49-M63 for memory connected to a sub-bit line SBL 4 are controlled to OFF by word lines WL17-WL31. - 特許庁

ビット切り捨て制御部４は、目標画質に合わせて符号化対象を選択する画質制御部１０と、目標符号量に合わせて符号量を制御する符号量制御部１１とを備えている。例文帳に追加

A bit truncation control section 4 is provided with an image quality control section 10 for selecting an encoding object in conformity with the target image quality and an encoded amount control section 11 for controlling the encoded amount in conformity with the target encoding amount. - 特許庁

鉱物等からなる地盤の材料を研削的に除去するためのコアビット（１）は、一方の端部に切削チップ又は研磨チップ（２）を配設した円筒胴部（３）と、この他方の端部に結合された蓋部（４）とを具える。例文帳に追加

The core bit (1) for removing by grinding materials of the ground comprising a mineral and the like is provided with the cylindrical body part (3) on one end part of which a cutting tip or an abrading tip (2) is arranged and a lid part (4) connected with the other end part thereof. - 特許庁

ＣＰＵ４における処理において、最初に、数値範囲の最大値及び最小値のｂｉｔパターンに対して、上位ビットから比較を行い、ｂｉｔ値が異なるｂｉｔ位置（Ｓ）を特定する。例文帳に追加

In a processing in a CPU 4, a comparison is conducted from an upper bit to bit patterns at a maximum value and a minimum value within a numeric-value range first, and the place (S) of the bit having a different bit value is specified. - 特許庁

ビス４が対象物に打ち込まれ、台座６の鍔部６ａが対象物表面に当たると、ドライバービット２がそれ以上前進し得なくなる。例文帳に追加

When the screw 4 is driven into a driving object and a collar 6a of a base stand 6 of the adjustor abuts on a surface of the driving object, the driver bit 2 cannot make further advancement. - 特許庁

そして、Ｄ／Ａ変換フィルタ４は、ノイズピークが検出されたときに、１ビット信号再生装置の再生帯域に、検出されたノイズピークの周波数を含まないように遮断周波数を切り換える。例文帳に追加

Then, when the noise peak is detected, the D/A converting filter 4 switches a cutoff frequency, so that the frequency of the detected noise peak cannot be contained in the reproducing band of the one-bit signal reproducing device. - 特許庁

そして、ボーリング機械１９のポンプ１５からビット９へ削孔水を送水してＮｏ．１ボーリング孔４およびＮｏ．３ボーリング孔５を削孔し、掘削状況を記録する。例文帳に追加

A boring water is fed to a bit 9 from a pump 15 of a boring machine 19, so that a No.1 boring hole 4 and a No.3 boring hole 5 can be bored; and an excavating condition is recorded. - 特許庁