「4ビット」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

ソース・ドレインに挟まれた１つのメモリセルに４ビット以上のメモリ領域を有する不揮発性記憶素子へのデータ書込を精度よく行う。例文帳に追加

To write, with higher accuracy, data to a non-volatile storage element including a memory domain of 4 or more bits to a memory cell held between a source and a drain. - 特許庁

表示データ生成部４は並列の入力表示データ１０のビット数の１／２以上が同時に反転する場合に、本来の表示データを反転させる。例文帳に追加

When a half number of bits or more of parallel input display data 10 are inverted at the same time, a display data generation part 4 inverts original display data. - 特許庁

加入者宅側装置２．ｋ（ｋは１〜４）では、遅延部８４が、基地局側装置１から送出されたパルス列（光パルス信号）に対して（ｋ−１）ビット分に対応する時間だけパルス列を遅延させる。例文帳に追加

In subscriber's premise side devices 2.k (k is 1 to 4), a delay part 84 delays a pulse train (optical pulse signal) transmitted from a base station side device 1 by a time corresponding to (k-1) bits. - 特許庁

第３ビットのグレイコードＱ２については、ＲＤＦＦ４の出力信号Ｑ２_Ｏを、選択回路２１によって遅延させ、ＲＤＦＦ３３を通してクロックＣＬＫに同期させて出力することで得られる。例文帳に追加

A third Gray code bit Q2 is obtained by delaying an output signal Q2o of an RDFF 4 with a selection circuit 21 and outputting it through an RDFF 33 to synchronize with the clock CLK. - 特許庁

処理コア４は割込み制御装置２２を備え、これは割込みｆｉｑが発生する時、割込みマスクビットＦ及びハードウエア制御をセットする役目をする。例文帳に追加

A processor core 4 is provided with an interruption controller 22 which serves to set an interruption mask bit F and hardware control when interruption fiq occurs. - 特許庁

撮像装置１によって撮影された画像信号がディジタル化され、ディジタル化された画像信号が圧縮装置３で圧縮符号化され、符号化されたビットストリームが書き込み装置４によって記録媒体５に記録される。例文帳に追加

An image signal photographed by an image pickup device 1 is digitized, a compressor 3 applies compression-coding to the digital image signal, and a writer 4 records a coded bit stream to a recording medium 5. - 特許庁

符号化テーブル４ｂ、４ｃは共に６つのテーブル要素Ｓk＝０、１、２、３、４、５）からなっており、入力ビットパターンＤkに対する符号化出力Ｃkと次の状態を示す状態情報Ｓk+1が得られる。例文帳に追加

Encoding tables 4b and 4c are both composed of six table elements (Sk=0, 1, 2, 3, 4, and 5), and an encoding output Ck to an input bit pattern Dk and state information Sk+1 indicating a following state can be obtained. - 特許庁

ソフト乱数生成部１１６ａは、取得手段１１５が取得したレジスタ値の下位４ビットを用いてソフトウェア乱数値Ｄ２を生成してＲＡＭ６５に格納する。例文帳に追加

A soft random number generation part 116a generates a software random number value D2 using low-order 4 bits of the register value which is acquired by the acquisition means 115, and stores it in a random access memory 65. - 特許庁

スリーブ４を利用して結合溝２３に設けられた止合ボール２５０が制限でき、止合ボール２５０が固定できるようにすることによってビット３を固定することができる。例文帳に追加

It is possible to limit a stopping ball 250 provided in a connecting groove 23 by using a sleeve 4 and possible to fix the bit 3 by making it possible to fix the stopping ball 250. - 特許庁

制御部４内には、複数ビットからなるパターンを複数組み合わせたシーケンスパターンと、発信者識別番号（電話番号）とを対応させて記憶したメモリが設けられている。例文帳に追加

A control unit 4 is provided in its inside with a memory storing a sequence pattern obtained by combining a plurality of patterns consisting of a plurality of bits and a caller identification number (telephone number) so that they are correlated with each other. - 特許庁

これは、各シンボルの全てのビットを、記憶セル16内の1つの行12に格納し（図3参照）、又は該記憶セル16内の少なくとも2つの行12に格納すると共に該記憶セル16内の同じ列14を使用する（図4参照）ことを含む。例文帳に追加

In this device, all bits of each symbol are stored in a row 12 in a storage cell 16, or the bits are stored in at least two rows 12 in the storage cell 16 while the same columns 14 in the storage cell 16 is used. - 特許庁

メモリセルアレイ４は、それぞれワード線ＷＬｙ（ｙ＝０，１，…２ｎ，２ｎ＋１，…）、ビット線ＢＬｉｘ及びソース線ＳＬｉｘ（ｉ＝０，１，…，ｍ，…，Ｍ；ｘ＝０，１）に接続された複数の磁気抵抗素子に対してデータを記憶保持する。例文帳に追加

The memory cell array 4 stores and holds data in a plurality of magnetoresistive elements connected to a word line WLy (y=0, 1, ..., 2n, 2n+1, ...), and a bit line BLix, and a source line SLix (i=0, 1, ..., m, ..., M; x=0, 1). - 特許庁

読み出し対象のメモリセル４と対応するダミーセル３のビット線コンタクト２１、ゲート２２およびソース線コンタクト２３の配置順序を揃える。例文帳に追加

The arrangement orders of the bit line contacts 21, the gates 22 and the source line contacts 23 of the memory cells 4 to be read out and the corresponding dummy cells 3 are conformed. - 特許庁

この入れ替えに対応し、メモリセルＭＣ_1 〜ＭＣ_N のうち、上側の半分のメモリセルＭＣ_1 〜ＭＣ_N/2 では、接続線３と接続線４とが交差された状態で、読み出しビット線ＲＢ、／ＲＢと接続されるようになっている。例文帳に追加

In correspondence with the transposition, upper half memories MC_1-MCN_/2 out of the memory cells MC_1-MCN are connected with the read bit lines RB and /RB under a state where a connecting line 3 is intersecting the connecting line 4. - 特許庁

データメモリセルブロック１には、４値のしきい値が書き込まれるメモリセルＭ１〜Ｍ４をもつ４０００本のストリングと、該各ストリングに接続されたデータビット線ＢＬ１〜ＢＬ４０００を設ける。例文帳に追加

A data memory cell block 1 is provided with 4,000 strings having memory cells M1 to M4 in which 4 threshold values are written, and data bit lines BL1 to BL4000 connected to the strings. - 特許庁

複数の隣接するデータ値a0、a1、a2、a3、b0、b1、b2、b3を含むデータ語２、４にデータ処理演算を実行する場合、例えば桁上げビットが生じるなど、１つのデータ値の演算の結果が、隣のデータ値に干渉することがある。例文帳に追加

When a data processing calculation is applied to data words 2 and 4 including multiple adjacent data values a0, a1, a2, a3, b0, b1, b2, the result of the calculation of one data value, e.g. the generation of a carry bit, might possibly interfere with an adjacent data value. - 特許庁

この記録方式においては、４ビットの副情報が、周波数Ｆ１およびＦ２の２種類のウオブルの組合せによって記録され、また、１６Ｔ１長のウオブルによって記録される。例文帳に追加

This recording system records the sub information of 4 bits by the combination of the two-kinds of wobbles of the frequencies F1 and F2 and by the wobble of 16 T1 length. - 特許庁

中央演算装置１４がやりとりするデータのビット数が４，８，１６等の場合であっても、データの誤りを訂正等することができるようにする。例文帳に追加

To correct a data error or the like even when the number of bits of data to be processed by a central processing unit(CPU) 14 is '4', '8', '16' or the like. - 特許庁

特に、P^2(GF(2^2m))上のFermat曲線「C_(L) : X^L ＋Y^L＋Z^L＝0」のうち、(m, L)＝(5, 11) であるようなものから構成された代数幾何符号「Fermat符号」を使用することで、1セクタ4キロバイトを10ビットシンボルで構成することができる。例文帳に追加

Especially, one sector of 4K bytes can be constituted by a 10-bit symbol by using an algebraic geometry code a " Fermat code" which is constituted from a Fermat curve, such as that (m, L)=(5, 11) in Fermat curves "C_(L):X^L +Y^L+ Z^L=0" on P^2(GF(2^2m)). - 特許庁

回転軸５，６と調整ビット３，４を保持する保持軸２３，２４との間には、自在継手２１，２２が設けられ、コンプライアンス機構を構成し、軸ずれの吸収を行うことができる。例文帳に追加

Universal joints 21 and 22 are provided between the rotary shafts 5 and 6 and holding shafts 23 and 24 holding the adjusting bits 3 and 4, thereby forming a compliance mechanism to absorb axial displacement. - 特許庁

端末装置４から、自宅に置いたＨＤＤレコーダ１に対して録画番組の視聴の要求があった場合は、元々、高ビットレートで保存しておいた番組を再エンコードして、送出する。例文帳に追加

When there is a request of viewing and listening of a videotape recording program to an HDD recorder 1 put on the house from a terminal apparatus 4, from the first, the program stored by a high bit rate is re-encoded, and sent out. - 特許庁

２次元撮像素子３の出力であるビデオ信号は、Ａ／Ｄ変換器４で８ビットのディジタル信号に変換され、温度演算装置５に入力される。例文帳に追加

A video signal that is output of the two-dimensional imaging element 3 is converted into an 8-bit digital signal by an A/D converter 4, and is inputted to a temperature arithmetic device 5. - 特許庁

電源立ち上げ時、ＶREF電位供給回路２,４により全てのビット線ＢＬ0〜ＢＬ7,バーチャルＧＮＤ線ＶＧ0〜ＶＧ7にプリチャージ電位を供給する。例文帳に追加

In the semiconductor memory, at the time of supplying a power source, a pre-charge potential is supplied to all bit lines BL0-BL7, virtual GND lines VG0-VG7 by VREF potential supply circuits 2, 4. - 特許庁

ＢＣＤ変換器２３は信号Ｘｏｕｔ［７：０］の下位４ビットが１０以上の場合、（６）ｄを加算して信号Ｄｉｎ［７：０］として出力する。例文帳に追加

A BCD converter 23 adds (6)d when the 4 less significant bits of the signal Xout [7:0] is 10 or more, and outputs a signal Din [7:0]. - 特許庁

音響情報読出し装置２から増幅装置３に１ビット信号を送信するためには、まず第１制御手段１７から第２制御手段３６に第１信号線４を介して送信告知信号を送信する。例文帳に追加

In order to transmit a 1-bit signal from an acoustic information reader 2 to an amplifier 3, a transmission notifying signal is first transmitted from a first control means 17 through a first signal line 4 to a second control means 36. - 特許庁

多重分割手段５は、ストリーム生成手段４から出力されたビットストリームｅの多重分割を行ない、音声ストリームｆ、主映像ストリームｇ、副映像ストリームｈ、付随情報ｉを分割出力する。例文帳に追加

A demultiplexer means 5 demultiplexes a bit stream (e) outputted from a stream generating means 4 to output an audio stream (f), a main video stream (g), a sub video stream (h), and additional information (i). - 特許庁

ここで、警報継続時間４は、警報多重信号の該当ビットが「警報有り」の場合、カウンタ初期値１１となり、「警報無し」の場合、回復保護時間３の値にインクリメントした値となる。例文帳に追加

The warning consecutive time 4 is equal to a counter initial value S9 when a corresponding bit of the warning multiplex signal indicates 'with warning', and equal to an incremented value of the recovery protection time 3 when the bit indicates 'without warning'. - 特許庁

ｎビットバスデータの出力バッファを４グループに分割し、各フリップフロップ回路４１〜４４から出力される各制御信号＃１〜＃４を、それぞれ、各グループ別に出力バッファ１１〜１４に分散して加える。例文帳に追加

An n-bit bus data output buffer is classified into four groups, and control signals #1 to #4 outputted from the flip-flop circuits 41 to 44 are fed to output buffers 11 to 14 by each group with distribution. - 特許庁

軸線方向に可動の深さゲージ（９）が、ビットホルダ（６）および駆動スピンドル（５）の一部を包囲するようハウジング（１）のネック部（４）に結合されている。例文帳に追加

A depth gauge (9) movable in the axial direction is coupled with a neck part (4) of the housing (1) so as to surround a part of the bit holder (6) and the drive spindle (5). - 特許庁

コア・ドリル５はドリル保持筒４内に回転可能に設けられ、基端ドリル５０１、中間ドリル５０２、ビット５０７を有する先端ドリル５０３が着脱自在である。例文帳に追加

The core drills 5 are provided rotatable in the drill holding tubes 4, and a tip drill 503 having a base end drill 503, an intermediate drill 502, and a bit 507, can be installed and removed there. - 特許庁

画像処理装置は、２Ｎ桁のビット列をＮ桁の３値のインデックスに変換するための変換テーブルを用いて、画像データをインデックスに変換する（図ではＮ＝４）。例文帳に追加

An image processing apparatus converts image data into an index (N=4 in the figure) by using a conversion table for converting a bit string having 2N digits into an N-digit index having three values. - 特許庁

さらに、オリジナルマーク３を所定のビットパターンを有するコピーマーク４に変更することによって、実質的にコピーマーク３のコピーを禁止しても良い。例文帳に追加

Furthermore, the copy of the original mark 3 may be substantially prohibited by changing the original mark 3 into a copy mark 4 having a prescribed bit pattern. - 特許庁

システムＡの無線機１は、自分の送信チャンネルの品質、例えば、自分の送信チャンネルの信号強度，ビットエラーレート等の中から、少なくとも一つを、受信側のシステムＡの無線機４において測定させる。例文帳に追加

A radio unit 1 of a system A allows a radio unit 4 of a receiver side system A to measure at least any of channel quality items of its own transmission channel such as signal strength of its own transmission channel and a bit error rate. - 特許庁

読み出しビット列は、列置き換え部３，４により、テーブル７でのインターリーブパターンに応じて、メモリ５，６でのメモリ１，２とは異なる列に書き込む。例文帳に追加

A read bit string is written in a different column from the memories 1 and 2 in memories 5 and 6 by the column replacement portions 3 and 4 according to an interleaving pattern in a table 7. - 特許庁

演算回路４は８ビットの物理乱数をを入力して、１から２^Ｎまでの数から（１／Ｐ）個を当りになる数として演算により選定しリストＬを作る。例文帳に追加

An arithmetic circuit 4 inputs the physical random number of 8 bits, selects (1/P) pieces from numbers from 1 to 2N as the numbers to be winning by an arithmetic operation and prepares a list L. - 特許庁

クラス分類回路３は、上位画像の着目画素の画素値のうちの下位５ビットを用いてクラス分類を行い、クラスコードを予測係数出力回路４に出力する。例文帳に追加

A classification circuit 3 uses low-order 5 bits of a value of a target pixel of the host image to classify image data and outputs a class code to a prediction coefficient output circuit 4. - 特許庁

１：動力連結部とダイヤモンドビット溶着部を除く筒状シャンクに、コア径よりも大きな割れ目部を設け進入してきたコアを自由に排出出来るようにする。例文帳に追加

A crevice 4 part larger than the core diameter is provided on a cylindrical shank except a welded part of a diamond bit 1 to a power connection part, and the advancing core is freely discharged. - 特許庁

差分算出回路２２は、対応するバッファメモリ４の保持データ量を一定時間ごとに取得し、前回のデータ量と差分を求め、該当期間におけるビットレートを得る。例文帳に追加

A differential calculating circuit 22 acquires the held data amount of a correspondent buffer memory 4 at intervals of a fixed time, finds a differential from the last data amount and provides a bit rate during a relevant period. - 特許庁

メモリセルｃｅｌｌが選択されていない時、recover バー信号がローでＮＯＲ回路４、５がローになってＰＭＯＳトランジスタＴ４，Ｔ５がオンになり、ビット線ＢＬ，ＢＬバーをプリチャージする。例文帳に追加

When a memory cell cell is not selected, a recover bar signal is low, NOR circuits 4, 5 are low, PMOS transistors T4, T5 are turned on, and bit lines BL, BL bar are pre-charged. - 特許庁

デュ−ティ検出手段４が“検出失敗”を検出した場合、そのビットのデータは検出できなかったと判断して検出した１秒フレームの次の１秒の間赤のＬＥＤを点灯させる。例文帳に追加

If the duty detection means 4 detects a failure of detection, it is determined that no data can be detected in this bit, and the LED is lighted in red for the following one second after the detected one-second frame. - 特許庁

特に、メモリセル２からなる複数個の列を有するメモリ１が提供され、メモリセルの各列はビット線４又はデータ線へ結合されている。例文帳に追加

A memory 1 having a plurality of columns of a memory cells 2 is especially provided, and each column of the memory cells is connected to a bit line 4 or a data line. - 特許庁

オフセット電圧発生回路４は、データ読み出し時に、選択されるワード線位置に応じて異なるオフセット電圧をビット線に与えることにより、ワード線位置による読み出し信号のアンバランスを補正する。例文帳に追加

An offset voltage generating circuit 4 compensates the unbalance of a read-out signal caused by a word line position by giving different offset voltage to a bit line in accordance with a selected word line position at the time of reading out data. - 特許庁

ＢＡＳＥ−ＶＣＯ１から出力されるパルス信号のパルス数をカウンタ４にて計数することにより、デジタル信号の上位ビットを生成する。例文帳に追加

The high-order bit of a digital signal is generated, by calculating the number of pulse of a pulse signal output from BASE-VCO 1 by a counter 4. - 特許庁

また、先端に平坦部を有するドリルビットを用いることにより、放熱用金属層４と有機層３とが積層された基板部材２に対して底面が略平坦な凹部を直接形成する。例文帳に追加

Also, by using a drill bit having a flat part on the distal end, the recess with the roughly flat bottom surface is directly formed on a substrate member 2 for which the metal layer 4 for the heat radiation and the organic layer 3 are laminated. - 特許庁

この絶縁ドライバー１はロッド部５のビット部４の先端にわずかの露出部６を形成し、その他を絶縁性のチューブ部２と柄部で完全に覆ったものからなり、短絡防止の完全化が図れる。例文帳に追加

The insulated screwdriver 1 is formed by securing an exposed portion 6 slightly exposed from the tip of a bit 4 of a rod 5, and completely covering the entire rod 5 except for the exposed portion 6 with an insulating tube 2 and a haft, and therefore short circuit is completely prevented. - 特許庁