「4ビット」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

中間値計算回路４は、解予測回路３で予測された部分解を用いた所定の演算により、中間値を示す数値を生成し、中間値に対して符号拡張により拡張符号ビットを付加した数値をレジスタに格納する。例文帳に追加

An intermediate value calculation circuit 4 generates a numerical value showing an intermediate value by a predetermined calculation using the partial solutions predicted by the solution prediction circuit 3, and stores a value obtained by appending an extended sign bit to the intermediate value by sign extension in the register. - 特許庁

リモートＩＯ子局の出力ワードラッチ回路４にラッチされる入出力データは、入出力回路についてのラインアドレスと、入出力モードを指定するコマンドと、複数ビット構成の入出力データとを有する。例文帳に追加

Input/output data to be latched by an output word latch circuit 4 of a remote I/O slave station, includes: a line address for an input/output circuit; a command to designate an input/output mode; and multi-bit input/output data. - 特許庁

エンコード及びデコードは、パルスデータとＰＤ番号を対応させるテーブルを参照して行い、ひとつのＰＤ番号を４ビットで表した場合、テーブルには最大１６種類のパルスデータを格納することができ、通信データ量を１／８に圧縮することができる。例文帳に追加

The encoding and decoding are performed referring a table in which the pulse data and the PD number correspond, if a PD number is expressed by 4 bits, the table can contain 16 kinds of the pulse data at maximum, and compress the communication data amount to 1/8. - 特許庁

移動局４は通信回線６ａにより測定可情報パケットを受信し、受信回線を周辺の通信エリア２ｂに対応する通信回線６ｂに切り替え、受信信号強度やビット誤り率等の回線品質を測定する。例文帳に追加

A mobile station 4 receives the measurable information packets through a communication line 6a, switches a receiving line to a communication line 6b corresponding to a peripheral communication area 2b and measures the line quality, e.g. strength of receiving signal and bit error rate. - 特許庁

選択ビット線に複数のセンスアンプ（３，４）を設け、このセンスアンプに対しメモリセルを流れる電流に対応する残存電流（Ｉｒｍｎ）とこのメモリセルのしきい値電圧の基準となる基準電流Ｉｒｅｆとを供給しこれらの電流をセンスする。例文帳に追加

A plurality of sense amplifiers (3, 4) are provided at a selection bit line, a remaining current (Irmn) corresponding to a current flowing in a memory cell and a reference current Iref being reference of threshold voltage of this memory cell are supplied to this sense amplifiers, and the current (Irmn) and the current Iref are sensed. - 特許庁

同期系クロックに基づき受信データを保持するＦ／Ｆ２とＦ／Ｆ３の論理値出力を比較器４にて比較し、不一致となったタイミングで同一論理継続回数監視部７が回数テーブル６を参照してカウンタ５の出力していた計数値からビット幅を検出する。例文帳に追加

Logical value outputs of F/F2 and F/F3 holding received data on the basis of the synchronous system clock are compared with each other by a comparator 4 and an identical logical continuation frequency monitoring part 7 detects the bit width from the counted value outputted by the counter 5 by referring to the frequency table 6 at a timing when the logical outputs are mismatched. - 特許庁

また今回のテストで論理比較器４で一致が検出されると前回のテストで不良解析メモリ７に記憶させた信号に今回のテストで検出された一致検出信号を加えて、これらの信号を多ビットメモリに記憶させる制御回路６を設ける。例文帳に追加

Also, when coincidence is detected by the logical comparator 4 in a test of the present time, an uncoincidence detected signal detected in a test of the present time is added to a signal stored in the defect analyzing memory 7 in a test of the previous time, these signals are stored in a multi- bit memory. - 特許庁

電動工具１は、作業者に対して報知を行うための報知手段８と、ビット１０の回転駆動を行う駆動手段４の駆動量制御を行うと共に、報知手段８における報知処理制御を行う制御手段９とを有している。例文帳に追加

This power tool 1 has informing means 8 for informing a worker, and control means 9 for controlling a driving volume of drive means 4 rotary driving a bit 10 and controlling inform-processing of the informing means 8. - 特許庁

所定時間内に返信メッセージを示すビット列を受信した場合は、通信制御部３は、制御情報記憶部４に記憶されているフラグの値を“１”にし、確認メッセージを送信した通信レートの値が有効であることを設定する。例文帳に追加

When a bit stream to indicate the reply message is received within the specified period of time, the communication control unit 3 sets a value of a flag stored in a control information storage part 4 to "1" and establishes that the value of the communication rate at which the confirmation message has been sent is valid. - 特許庁

行（列）アドレス活性化制御部５(４)は解読された開始行（列）アドレス信号と終了行（列）信号とに対して論理演算を行うことにより，クリア対象の行(列)ライン対応のビットが論理１の行（列）信号を生成する。例文帳に追加

A row (column) address activation control section 5 (4) generates a row (column) signal of logic 1 by bits corresponding to row (column) lines to be cleared by performing logic operation for a decoded start row (column) address signal and a decoded finish row (column) address signal. - 特許庁

この消去動作後の消去ベリファイ時に、行選択回路３は、選択された所定のワード線ＷＬに３Ｖ印加し、列選択回路４は、選択された所定のビット線ＢＬのソース側に１Ｖ、ドレイン側に０Ｖを印加する。例文帳に追加

At an erasure verify time after the erasure operation, the row select circuit 3 applies 3 V to selected predetermined word lines WL and, the column select circuit 4 applies 1 V to the source side of the selected predetermined bit lines BL and 0 V to the drain side. - 特許庁

このとき、入力されたコンフィギュレーションビットストリームはコンフィギュレーションチェーン６を通過する過程で値が変化するので、アレイ状に配列されたＰＥ４の中で目的のＰＥに達する時点でどのような値になるかについて設計者以外は知り得ない。例文帳に追加

At this time, since the value of input configuration bit stream is changed in the process of passing the configuration chain 6, no one but a designer can know what value is going to be obtained, when reaching a destination PE in the arrayed PE 4. - 特許庁

発生ビット量補正部５は、ストリームバッファ４から出力されるストリームデータの蓄積量４１と蓄積量中心値の差分に応じた量でパラメータ２１を増減し、その結果を補正パラメータ５１として圧縮符号化部１に出力する。例文帳に追加

A generated bit amount correction unit 5 increases or decreases the parameter 21 by an amount according, to a difference between an accumulation amount 41 of stream data outputted from a stream buffer 4 and the central value of the accumulation amount and outputs the result to the compressing/encoding unit 1, as a correction parameter 51. - 特許庁

同期調整選択部５は、時分割でチャネル１〜ｎから同期調整対象チャネルを順次選択してデコード・表示制御部４へ通知し、入力されるビットストリームデータＡ１−１〜ｎからその選択した同期調整対象チャネルのＳＣＲとＰＴＳを検出して出力する。例文帳に追加

A synchronization adjustment selection section 5 sequentially selects a synchronization adjustment object channel in time division from channels 1-n, informs a decode display control section 4 about the result of selection, detects an outputs an SCR and a PTS of the selected synchronization adjustment object channel from received bit stream data A1-1 to A1-n. - 特許庁

光位相制御を用いずに多重光信号間の光干渉を防ぐことができる光パルス発生器と、光時分割多重光変調器及び電子デバイスの4倍以上のビットレートの光信号を発生する光変調器を実現する。例文帳に追加

To realize an optical pulse generator which prevents optical interference between multiplexed optical signals without using optical phase control and an optical modulator which generates an optical signal of which the bit rate is four or more times as high as that of light time division multiplexing optical modulator and an electronic device. - 特許庁

一方、受信者情報取得手段４は受信者２２よりデータの受信を通知する受信者情報を受け取り、データ出力手段２は受信者情報から受信者数を認識して、受信者数に応じた最適なビットレート割り当てに変更してデータを出力する。例文帳に追加

On the other hand, a recipient information acquisition means 4 receives recipient information informing of data reception from recipients 22, and the data output means 2 recognizes the number of the recipients from the recipient information, changes the assignment of the bit rate into an optimum bit rate in response to the number of the recipients and outputs the data. - 特許庁

そのため、ねじ頭ガイド６の横断面外形状が略三角形状となっていることにより、吸引スリーブ４内に３条のエア吸引路が形成され、ねじ２の頭部をねじ頭ガイド６で押えながらこのねじ２をドライバビット３の先端に吸着することができる。例文帳に追加

As the external cross-sectional shape of the screw head guide 6 is the substantially triangular form, three air suction passages are formed inside the suction sleeve 4, allowing the device to suck a screw 2 at the distal end of the driver bit 3 while pressing the head portion of the screw 2 with the screw head guide 6. - 特許庁

また、再生時には、平面光をコア層３の端面から入射することで、ある１つの記録層４の層内の記録領域から散乱光が出射され、出射される散乱光を撮像することで、二次元でビット単位での情報の再生を行う。例文帳に追加

When reproduction is performed, scattered light is emitted from a recording region in the layer of one recording layer 4 by making plane light incident from an end surface of the core layer 3 and reproduction of information in two-dimensional bit units is performed by imaging the emitted scattered light. - 特許庁

光ディスク３への読み出し指示に対してこの情報３０を参照し、ビットマップに基づき読み出し指示されたデータがキャッシュされていると判断したら、光ディスク３の代わりにＨＤＤ４からキャッシュされたデータを読み出す。例文帳に追加

When a reading instruction to the optical disk 3 is outputted, the information 30 is referred to, and when the cache of the data whose reading is instructed is judged on the basis of the bit map, the cached data are read out from the HDD 4 instead of the optical disk 3. - 特許庁

相転移現象を利用した光記録媒体において、溝を形成した基板１上に、第１の保護層２、記録層、第２の保護層４、反射放熱層５をこの順序で積層した構成とし、溝部の記録層において、記録ビット情報の記録あるいは消去を行なう。例文帳に追加

In the optical recording medium utilizing a phase transition phenomenon and constituted of a first protective layer 2, a recording layer, a second protective layer 4 and a reflective heat dissipation layer 5 layered in this order on a substrate 1 having grooves formed thereon, recording or erasure of recording pit information is performed at the recording layer of the groove part. - 特許庁

データ処理部４は、シフトされたデータの変化点に基づくヒストグラム上で計数値が最大値を示すビットの位置を変化点とし、この変化点から次の変化点までの略中央にデータの取得位置が来るべくシフト量を算出する。例文帳に追加

A data processing part 4 determines a bit position showing the maximum value of the counted values on the histogram based on a change point of the shifted data as the change point and calculates a shift amount so that a data acquisition position can be located at the substantially center position from the change point to the next change point. - 特許庁

消去時、ブロック選択回路６により選択されたブロック５において、行選択回路３は、すべてのワード線ＷＬに１０Ｖ印加し、列選択回路４は、すべてのビット線ＢＬに−８Ｖを印加し、メモリセルＭのウェル１に−８Ｖ印加する。例文帳に追加

In a block 5 selected by a block select circuit 6 at an erasure time, a row select circuit 3 applies 10 V to all word lines WL, and a column select circuit 4 applies -8 V to all bit lines BL and -8 V to a well 1 of a memory cell M. - 特許庁

法面Ｎに格子状に配筋された鉄筋３の交叉部４を固定する法面Ｎに打設された固定用部材５に、ガイド治具Ｄを固定する工程と、このガイド治具Ｄでビット６をガイドすることによりアンカーＡを打設する工程とを有する。例文帳に追加

The slope reinforcing method has a process for fixing a guide fixture D to fixing members 5 driven into the slope N fixing cross sections 4 of reinforcing bars 3 arranged on the slope N in a lattice-like state and a process for driving the anchor A by guiding a bit 6 with the guide fixture D. - 特許庁

Ｒ，Ｇ，Ｂの各色毎に階調データ（デジタルデータ）を出力する３つの出力ポート４、６、８を備えた検査対象機器を検査する際には、各出力ポートで同一ビットのデータを出力する３つの出力端子毎に出力電圧を合成し、その合成電圧を３回測定する。例文帳に追加

When inspecting an inspection object device equipped with three output ports 4, 6, 8 for outputting gradation data (digital data) in each color of R, G, B, output voltages in each of three output terminals for outputting data of the same bit from each output port are combined, and the synthesized voltage is measured in three times. - 特許庁

そして、決定した圧縮方法に従って、各パラメーターのパラメーター値を表すビット列を削減して圧縮パラメーター値を算出し、各パラメーター値の圧縮方法の識別情報とともに、圧縮長期予測エフェメリスとして携帯型電話機４に提供する。例文帳に追加

Then, a compression parameter value is calculated, by reducing bit trains indicating parameter values of the respective parameters, according to the determined compression method, and is provided to a portable telephone 4 as a compression long-term predictive ephemeris, along with identification information of the method of compressing each parameter value. - 特許庁

打撃工具用アタッチメント１は、本体軸２の前方部に、他のビットが差し込み装着可能な前装着部３を備える一方、本体軸２の後方部に、インパクトレンチのアンビルに装着可能な後装着部４を備えてなる。例文帳に追加

In an impact tool attachment 1, a front attachment portion 3 to which other bit is insertedly attached is disposed at a front section of a body shaft 2, and a rear attachment portion 4 attachable to an anvil of an impact wrench is disposed at a rear section of the body shaft 2. - 特許庁

交換機からＡＳＣＩＩコードで送られる発信者番号は、まずバッファへ書き込まれ（Ｓ３）、そのバッファへ書き込まれた発信者番号を構成する各番号は、先頭の１バイトのデータから順に下位４ビットのデータが取り出される（Ｓ４，Ｓ６，Ｓ１１）。例文帳に追加

A transmitter's number transmitted by an ASCII code from an exchange is first written in a buffer (S3) and, regarding each number composing the transmitter's number written in the buffer, data of low-order 4 bits are taken out from leading data of 1 bit in turn (S4, S6 and S11). - 特許庁

本発明は、エアシリンダ３に第１ステー４を介してツールテーブル５を連結し、このツールテーブル５に、被組付部品であるねじに係合してこれをワークに組付けるドライバビット１０を駆動するツール本体８を設置する。例文帳に追加

A tool table 5 is connected to an air cylinder 3 via a first stay 4, and this tool table 5 is provided with a tool main body 8 for driving a driver bit 10 engaged with a screw as a component to be assembled to assemble the same to a work. - 特許庁

入力信号を差分器２、デルタシグマ変調部３、パルス増幅器４、帰還回路ＦＣからなるデルタシグマ変調回路に通すことによりデルタシグマ変調して１ビットの量子化出力信号Ｓ３を生成し、量子化出力信号Ｓ３をパルス増幅する。例文帳に追加

This 1-bit digital amplifying device generates a 1-bit quantization output signal S3 by imposing digital sigma modulation by passing an input signal through a digital sigma modulating circuit composed of a differentiator 2, a digital sigma modulation part 3, a pulse amplifier 4, and a feedback circuit FC and imposes pulse amplification on the quantized output signal S3. - 特許庁

また、占有量Ｂm が第１の閾値ＢTH1 と第２の閾値ＢTH2 との間にある場合、ビットバッファ２からＩピクチャまたはＰピクチャが読み出されると当該ピクチャはデコードコア回路４へ転送され、Ｂピクチャが読み出されると当該ピクチャはスキップされる。例文帳に追加

In the case that the occupied amount Bm is between the 1st threshold BTH1 and a 2nd threshold BTH2, when an I or P image is read from the bit buffer 2, the image is transferred to the decode core circuit 4 and when a B image is read, the image is skipped. - 特許庁

メモリ制御部１０１にはＨＤ映像信号を分周して得られたＳＤ映像と同様の同期信号、ＳＤ映像信号に基づく同期信号が供給され、それぞれの同期信号に基づいてメモリ１０２よりＯＳＤデータ（１画素４ビット）を読み出す。例文帳に追加

The synchronizing signal similar to an SD video obtained by frequency dividing the HD video signal and the synchronizing signal based on the SD video signal are supplied to a memory controller 101 and the OSD data (one pixel 4 bits) are read out of a memory 102 based on the respective synchronizing signals. - 特許庁

符号化機能検査時には、ＣＰＵ４は、誤り訂正回路１２により検査ビットの付加されたデータをＥＥＰＲＯＭ２よりも書き込み速度の速いメモリ３に対して書き込ませ、誤り訂正回路１２を機能させない状態で読み出し照合することにより検査を行う。例文帳に追加

During encoding function inspection, a CPU 4 writes data having an inspection bit added thereto by an error correction circuit 12 into the memory 3 of a writing speed higher than that of an EEPROM 2, and performs inspection by reading and collating without operating the error correction circuit 12. - 特許庁

ロータリーハンマまたはチゼルハンマのためのツールホルダ１で、両端で閉じた少なくとも１つの軸方向グルーブ４を有する形に作られた、ドリルビットまたはチゼルのシャンク３０を受承する開口部１０’を備えた本体１０を有する。例文帳に追加

This tool holder 1, for a rotary hammer or a chisel hammer, has a main unit 10 provided with an opening part 10' formed into a shape having at least one axial groove 4 closing both ends to receive a shank 30 of a drill bit or a chisel. - 特許庁

ＭＰＥＧ４などで複数個のオブジェクトのビットストリームを復号化し、復号化された各オブジェクト画像を合成し、表示する場合において、各オブジェクト画像の画素アスペクト比がそれぞれ異なっていても見た目に違和感なく表示させることを可能にする。例文帳に追加

To display an object image without a sense of incongruity in observation even when pixel aspect ratios of objects differ in the case that bit streams of a plurality of objects are decoded by a method such as the MPEG 4, the decoded object images are synthesized and displayed. - 特許庁

タイプ制御部３２は、上位４ビット（Ｄ９〜Ｄ６）への変換が実行される際のＡＤ変換回路１２のタイプを、比較器にアナログ信号およびリファレンス電圧のいずれかをキャパシタを介して選択的に入力するタイプとする。例文帳に追加

The type control section 32 makes the type of the AD conversion circuit 12 when conversion to higher-order 4 bits (D9 to D6) is executed, be a type wherein either of an analog signal and a reference voltage is selectively given to a comparator via a capacitor. - 特許庁

プロトコル処理部３はネットワーク側ポート＃１処理部４及びネットワーク側ポート＃２処理部５から入力されるリンク障害検出結果及び４ビットの切替え制御情報と、さらに終端情報とに関するユーザ設定の３種類の入力情報を基に処理を実施する。例文帳に追加

A protocol processing part 3 executes processing on the basis of three sorts of input information set by a user and concerned with link fault detection results, four-bit switching control information and terminal information which are inputted from a network side port #1 processing part 4 and a network side port #2 processing part 5. - 特許庁

したがって、2×2のタイルの組40を形成する4つのタイルのうちの2つの中に存在することが、その境界ボックス43によって分かるプリミティブ42がまた、2×2のタイルの群40のうちのタイル「1」および「3」に位置していることを示す形「0101」のタイルカバレージビットマップと関連付けられる。例文帳に追加

Accordingly, a primitive 42, which is found present by means of a border box 43, in two of four tiles that form the 2×2-tile set 40 is also related to a tile coverage bit map in a form of "0101" which shows that the primitive 42 is situated at the tiles "1" and "3" of the 2×2-tile group 40. - 特許庁

サーモメータコード変換部３、偶奇ビット切換部４によって量子化器１の発生する第１デジタル信号の出力レベルを２等分またはそれに近い整数値の出力レベルの第２、第３デジタル信号の出力レベルの和で表されるように分割する。例文帳に追加

A thermometer code conversion section 3 and an even/odd bit changeover section 4 divide the output level of a 1st digital signal generated from a quantizer 1 so as to be expressed as a sum of output levels of 2nd and 3rd digital signals which are each two halves of the output level of the 1st digital signal or integers close to them. - 特許庁

各ワード線ドライバ４の出力側のワード線２０にｎ-chトランジスタ２１のゲートが接続され、ダミービット線２５に接続のレプリカトランジスタ２３のゲートにｎ-chトランジスタ２１のソースが選択用スイッチング素子２２を介して接続されている。例文帳に追加

In this memory, the gate of an n-channel transistor 21 is connected to the word line of the side of an output of each word line driver 4 and the source of the n-channel transistor 21 is connected to the gate of the replica transistor 23 which is connected to a dummy bit line 25 via a switching element 22 for selection. - 特許庁

補正情報生成部Ｓ３では、このＦＩＦＯ４に格納される一連の乱数データに含まれる‘１’のビットデータの数が計数され、この計数値と所定のしきい値との比較結果に基づいて、新たな補正情報Ｓ３が順次生成される。例文帳に追加

In a corrected information generation section S3, the number of bit data having the bit value of "1" contained in a series of random number data stored in the FIFO 4 is counted and, based on the result of comparison between the counted number and a prescribed threshold, new correction information S3 is successively generated. - 特許庁

ヒューズ１Ａを溶断することによってメモリの不良ビットを置換するためのメモリ置換用ＬＴ出力を生成するものにおいて、ヒューズ１Ａの抵抗値に応じた抵抗値判定用信号を得るＡＤ変換器４を内蔵した。例文帳に追加

In a device generating a memory replacing LT output for replacing a defective bit of a memory by fusing a fuse 1A, the device incorporates an AD converter 4 obtaining a signal for discriminating a resistance value in accordance with a resistance value of the fuse 1A. - 特許庁

集塵装置４は、把持部１０に着脱可能に取り付けられる取付基部１４と、ビット３を包囲する集塵カバー２０と、粉塵を集塵カバー２０の外部へ排出するための排出経路部２８が延伸形成された粉塵排出部２４とを有している。例文帳に追加

This dust collector 4 includes: a mounting base 14 removably installed on the grasping portion 10; a dust collecting cover 20 for surrounding a bit 3; and a dust exhaust portion 24 formed with the exhaust path portion 28 for exhausting dust outside the dust collecting cover 20 in an extended manner. - 特許庁

マイクロコンピュータ２０２から“Ｈ”のミューティング制御信号ＭＵＴＥをＥＸ−ＯＲゲート４０２に入力し、“Ｌ”の１ビット信号Ｂ２をＥＸ−ＯＲゲート４０１，４０２に入力すると、出力ＥＸＯＲ３，４が“Ｈ”となる。例文帳に追加

When a microcomputer 202 gives a muting control signal of an 'L' level to an EX-OR gate 401, and the block 101 gives the 1-bit signal of an 'L' level to EX-OR gates 401, 402, output EXORs 3, 4 go to 'H'. - 特許庁

データ信号Ｄの１ビットに対応して矩形波信号Ｓ２を生成し出力する矩形波信号生成部２と、矩形波信号Ｓ２のパルス幅を矩形波信号Ｓ２ごとに制御するパルス幅制御部３と、矩形波信号Ｓ２により駆動される送信アンテナ４とを備える。例文帳に追加

A wireless transmitter includes: a rectangular wave signal generating section 2 for generating and outputting a rectangular wave signal S2 in accordance with 1 bit of a data signal D; a pulse width control section 3 for controlling the pulse width of the rectangular wave signal S2 for each rectangular wave signal S2; and a transmission antenna 4 driven by the rectangular wave signal S2. - 特許庁

主モータ回転数設定回路（３９）によって、該回転数は、ビット寸法毎に、コンクリート部切削時、鉄筋部切削時、ソフト始動時及び切削貫通時のそれぞれの切削条件によって設定され、可変周波数インバータ（３８）を介して、主モータ（４）を制御する。例文帳に追加

The number of rotation of a main motor is set according to each of cutting conditions when concrete part is cut, when a reinforcing bar is cut, when a soft start is employed and when cutting passes through for every bit dimension by a circuit 39 for setting the number of rotation of the main motor to control the main motor 4 through a variable frequency inverter 38. - 特許庁