「4ビット」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

入力画像信号に対して、ＡＤ変換回路２により１０ビットで量子化を行い、次いで階調削減回路４により８ビットの信号に変換して倍速変換メモリ５に格納する。例文帳に追加

An analog/digital converter circuit 2 performs 10-bit quantization of an input image signal, then a gradation reduction circuit 4 converts the signal into an 8-bit signal, which is stored in a double-speed conversion memory 5. - 特許庁

駆動ビットの加圧液室２にて発生する圧力波を、共通液室４にて緩和し、駆動加圧液室に隣接する加圧液室への圧力の伝搬を抑え、これにより、隣接ビット間に発生する相互干渉を抑える。例文帳に追加

The pressure wave generated in the pressure liquid chamber 2 of a drive bit is relaxed by a common liquid chamber 4 and the propagation of pressure to the pressure liquid chamber adjacent to a drive pressure liquid chamber is suppressed to suppress the mutual interference generated between adjacent bits. - 特許庁

装置内フレームフォーマット１をＮＮＩフレームフォーマット５に変換するに際して、各ビット詳細３，４に示す如きビット配置を行う。例文帳に追加

In the case of converting an in-unit frame format 1 into an NNI frame format 5, bits of the frame are laid out as shown in Figures 3, 4 denoting the details of bit layout. - 特許庁

給紙装置に必要なコマンドを発行する場合、ビット５、ビット４を給紙装置への一斉送信モードである値０、１に設定して送信する。例文帳に追加

At the time of issuing a command necessary for a paper feeding device, the bit 5 and the bit 4 are respectively set so as to be values 0 and 1 being a simultaneous transmission mode to the paper feeding device. - 特許庁

歪補正回路４は、メモリ６内の間引きビット情報にもとづいて不要なデータビットの間引きを行うとともに要求された解像度に応じて１ラインの画像データを生成し、画像データを画像処理回路５に出力する。例文帳に追加

A distortion correction circuit 4 thins unrequired data bits based on thinning bit information inside a memory 6, generates the image data of one line corresponding to the requested resolution and outputs the image data to an image processing circuit 5. - 特許庁

単一のバンク出力部（xビット）３をｎ分割してインタリープアクセスするとともに、バンク出力部から数種類のビット数で出力できるような複数のインタリープアクセス回路手段４を備える。例文帳に追加

A single bank output section (x bits) 3 is divided into (n) parts and interleave access is performed, while plural interleave access circuit means 4 in which output can be performed from the bank output section with several kinds of the number of bits is provided. - 特許庁

ケーシング掘削施工装置において、ケーシング１、端部にケーシングビット３を有するケーシングサブ２の内側に、掘削方向に移動可能な端部にインナービット５が設けられたインナー筒体４を設ける。例文帳に追加

In this casing excavation and construction equipment, the casing 1 is provided, and the inner cylinder 4, the inner bit 5 of which is provided at an end movable in the direction of excavation, is provided inside a casing sub 2, the end of which has a casing bit 3. - 特許庁

地中連続溝掘削装置１のカッターポスト３の上下に設けられてなるスプロケットに掛装されるカッターチェーン４の第１ビット７と第２ビット９を下記のように構成する。例文帳に追加

A first bit 7 and a second bit 9 of the cutter chain 4 which is extended and fitted to a sprocket provided at upper and lower parts of a cutter post 3 of the underground continuous ditch excavator 1 are structured as follows. - 特許庁

半導体記憶装置に、メモリアレイ部１、ワード線２、メモリセル３、ビット線４、センスアンプ５、ダミービット線６、ダミーメモリセル７、および複数のダミーセンスアンプ８ａ，ｂ，ｃを設ける。例文帳に追加

A semiconductor memory device is provided with a memory array section 1, word lines 2, memory cells 3, bit lines 4, sense amplifiers 5, dummy bit lines 6, dummy memory cells 7, and a plurality of dummy sense amplifiers 8a, 8b, 8c. - 特許庁

ＰＣＭデータ列並び替え制御部３は、量子化ビット桁数を最小単位として上位グループと下位グループとに分けてこのＰＣＭデータ列をグループ化し、ビット列並び替え用メモリ４に格納する。例文帳に追加

A PCM data stream rearrangement control section 3 groups the PCM data stream into a high-order group and a low- order group by using a quantization bit digit number for a minimum unit and stores them in bit stream rearrangement memory 4. - 特許庁

下位ビット切り捨て回路４は、ノイズが重畳しているデジタルデータの所定の下位ビットを切り捨て処理し、これをデータ再生回路６に供給する。例文帳に追加

A low-order bit round-off circuit 4 applies round-off processing to prescribed low-order bits of digital data on which a noise is superimposed and gives the processed data to a data recovery circuit 6. - 特許庁

それぞれの係数の位置に基づいて選択された３つのテーブルの１つを使用して、３２ビット変換演算が、１６ビット演算での４つの加算および１つのシフトに著しく減少する。例文帳に追加

A 32-bit transform operation is remarkably reduced to 4 additions and one shift in a 16-bit operation by using one of three tables selected on the basis of positions of respective factors. - 特許庁

ビットバッファ２の占有量Ｂm が第１の閾値ＢTH1 を越えない場合、ビットバッファ２から読み出されたピクチャはタイプに関係なくデコードコア回路４へ転送される。例文帳に追加

When an occupied amount Bm of a bit buffer 2 does not exceed a 1st threshold BTH1, an image read from the bit buffer 2 is transferred to a decode core circuit 4, independently of its type. - 特許庁

そして、ＬＵＴ４は、この２つのぅＴ７−０、７−１からの２つのデータを２次元座標系における座標値として入力し、２色の２値化後のビットデータ（合計２ビット）を出力する。例文帳に追加

LUT 4 receives the data from the LUT 7-0 and the data from the LUT 7-1 as coordinate values in a two-dimensional coordinate system, and outputs bit data after binarization of the two colors (the sum is 2 bits). - 特許庁

例えば３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号で構成されるフレームに含まれるサンプルを、隣り合う２つのサンプル毎に、それぞれＨＤ−ＳＤＩフォーマットで規定された第１〜第４のサブイメージにマッピングする。例文帳に追加

Samples in a frame constituted of 3,840×2,160/24P, 25P, 30P/4:4:4, 4:2:2, 4:2:0/10-bit or 12-bit signals are mapped, for example, into first to fourth sub images specified respectively in HD-SDI format in units of two adjacent samples. - 特許庁

本発明は、符号化ビットストリーム(1)を復号する復号部(3)と、復号された映像信号のフレームから補間フレームを生成する補間映像生成部(4)と、符号化ビットストリームのエラーを検出して補間映像生成部(4)を制御する制御部(5)を備える。例文帳に追加

This video image display device is provided with a decoding part (3) for decoding an encoded bit stream (1), an interpolation video image generating part (4) for generating an interpolation frame from a frame of a decoded video image signal, and a control part (5) for detecting an error of the encoded bit stream and controlling the interpolation video image generating part (4). - 特許庁

半導体記憶装置は、平行に配置された複数のワード線３と、ワード線３に交差するように配置された複数のビット線４と、ワード線３とビット線４との各交差部に配置され、抵抗変化素子１及びダイオード２を含む複数のメモリセルと、ワード線３を選択する行デコーダ４２と、ビット線４を選択する列デコーダ４３とを備える。例文帳に追加

The semiconductor memory device includes: a plurality of word lines 3 disposed in parallel; a plurality of bit lines 4 disposed to intersect with the word lines 3; a plurality of memory cells, respectively disposed at intersection portions between the word lines 3 and the bit lines 4 and having a resistance change element 1 and a diode 2; a row decoder 42 for selecting the word lines 3; and a column decoder 43 for selecting the bit lines 4. - 特許庁

ＨＤＤ３に記録された情報プログラムのビットレート値をビットレート検出部６で検出し、そのビットレート値をもとに記録モード算出部８でＶＣＲ４の記録モードを算出して、その記録モードでＨＤＤ３に記録されたディジタル信号からなる情報プログラムをＶＣＲ４が記録媒体に記録する。例文帳に追加

A bit rate value of an information program recorded in an HDD (hard disk drive) 3 is detected in a bit rate detecting section 6, the recording mode of the VCR 4 is calculated by a recording mode calculating section 8 on the basis of this value, and the VCR 4 records an information program consisting of digital signals recorded in the HDD 3 in the recording mode. - 特許庁

１ビットアンプ１に、ΔΣ変調１ビット変換回路２で生成された１ビット信号ｆがスイッチング増幅回路３で振幅増幅されてスイッチング信号ｇとして出力されてから、復調回路４による再生信号駆動機器Ｋへの再生信号ｈの出力までの間の信号、ここでは復調回路４の信号にデ・エンファシスを行うようにデ・エンファシス回路を設ける。例文帳に追加

A 1-bit amplifier 1 is provided with the de-emphasis circuit so as to de-emphasize signals after 1-bit signals f generated in a ΔΣ modulation 1-bit conversion circuit 2 are amplitude-amplified in a switching amplifier circuit 3 and outputted as switching signals g until reproducing signals h are outputted to reproducing signal driving equipment K by a demodulation circuit 4, the signals of the demodulation circuit 4 in this case. - 特許庁

搬送波の振幅が 4 つの異なる状態をとれるとすると, その搬送波は 1 ボーあたり 2 ビットを伝送することができる例文帳に追加

If the amplitude of the carrier is allowed to have four different states, the carrier will transmit two bits per baud.  - 研究社 英和コンピューター用語辞典

この乗算器は、通常のFPGA構造中に埋め込まれ得る４ビットのフレキシブル配列ブロック（FABs）からなる一つの配列を使って構成される。例文帳に追加

The multiplier is constructed using an array of 4 bit Flexible Array Blocks (FABs), which could be embedded within a conventional FPGA structure.  - コンピューター用語辞典

真中のボタンが押されていると、4バイトのパケットが送られる。 第４バイトは 0x20 の値を持っている(あるいは、少なくとも 0x20ビットがセットされている)。例文帳に追加

When the middle button is down a 4-byte packet is sent, where the 4th byte has value 0x20 (or at least has the 0x20 bit set).  - JM

最初に呼び出す時にはstateにNone を渡してもかまいません。 adpcmfrag は ADPCMで符号化されたデータで、バイト当たり 2 つの4ビット値がパックされています。例文帳に追加

In the initial call, None can be passed as the state. adpcmfrag is the ADPCM coded fragmentpacked 2 4-bit values per byte. - Python

ドット記法によるIPv4アドレス('123.45.67.89'など)を32ビットにパックしたバイナリ形式に変換し、長さ4の文字列として返します。例文帳に追加

Convert an IPv4 address from dotted-quad string format (for example,'123.45.67.89') to 32-bit packed binary format, as a string four characters in length. - Python

関数XParseGeometryは、4 つの値(width, height, xoffset, yoffset)のうち実際に文字列中で設定されているものと、x, y の値が負でないかどうかを示すビットマスクを返す。例文帳に追加

The XParseGeometry function returns a bitmask that indicates which of the four values (width, height,xoffset, and yoffset) were actually found in the string and whether thex and y values are negative. - XFree86

データ処理装置１は、ＳＴＭ—１６のシリアルデータを４バイト（３２ビット）ごとのパラレルデータに変換する。例文帳に追加

A data processor 1 transforms the STM-16 serial data into parallel data on a 4 bytes-by-4 bytes basis. - 特許庁

メモリ回路２は、ワード線２０上のワード線電圧で読み出すために選択されたビットセル４を含む。例文帳に追加

A memory circuit 2 includes a bit cell 4 selected for reading out by a word line voltage on a word line 20. - 特許庁

データフォーマッタ８は、入力された画像データを、１フィールド毎且つ１画素毎に４つの階調ビットＢ０〜Ｂ３に量子化する。例文帳に追加

A data formatter 8 quantizes inputted image data into 4 gradation bits B0 to B3 for every one field and for every one pixel. - 特許庁

マイコン４は、読み出したＴＯＣ情報に含まれるサブコード中のビット情報に従って、データトラックのトラック番号を識別する。例文帳に追加

The microcomputer 4 discriminates the track number of the data track according to bit information in a sub-code included in read TOC information. - 特許庁

トランジスタは、ゲート電極２、ゲート絶縁膜４および拡散ビット線５を構成する拡散層とからなる。例文帳に追加

A transistor includes a gate electrode 2, a gate insulating film 4, and a diffusion layer constituting the diffusion bit line 5. - 特許庁

ＶＲＡＭ１１には、ＣＤ−ＲＯＭ４から読み出されたヘッダデータ、パレットデータ、ビットマップデータが書き込まれる。例文帳に追加

Header data read from a CD-ROM 4, pallet data and bit map data are written into a VRAM 11. - 特許庁

メモリセルアレイの一部１６０ａには、階層１〜３の夫々１６画素、４画素、１画素の画像データ（夫々８ビットデータ）を記憶する。例文帳に追加

Picture data of respective 18 pixels, 4 pixels, 1 pixel of hierarchies 1-3 (8 bits data respectively) are stored in one part 160 of a memory cell array. - 特許庁

シリアル／パラレル変換回路４は、入力されるデータのビット数をカウントし、フレーミングエラー検出回路５にカウント値を出力する。例文帳に追加

The serial-parallel converting circuit 4 counts the bits of the inputted data and outputs the count value to a framing error detecting circuit 5. - 特許庁

疑似故障ツール３が、特定のビットに対応するＤＩＭＭ４の電極を第２の値を示すようにクランプする。例文帳に追加

A pseudo-failure tool 3 clamps so that an electrode of the DIMM 4 corresponding to the specific bit indicates the second value. - 特許庁

ユーザシステム４においては、描画データは、このデバイスリンクプロファイルデータを用いてビットマップデータに展開され、印刷される。例文帳に追加

In the user system 4, the drawing data is deployed into bit map data by the use of this device link profile data and printed. - 特許庁

正ボリューム３と基底ボリューム４との間の差分は、各区間毎に別々の差分ビットマップ６Ａを用いて管理される（Ｓ３）。例文帳に追加

Differential bitmaps 6A different for each section are used to manage differences between a primary volume 3 and a base volume 4 (S3). - 特許庁

特に４ｋｂｉｔ／ｓs以下のような低ビットレートにおいて、固定符号帳のピッチ周期化処理を有効に機能させること。例文帳に追加

To effectively function the pitch cycling processing of a fixed code book especially at the low bit rate of ≤4 kbit/ss. - 特許庁

撮像部４は、保持部１内の色サンプル板１０の反応面１０３を撮像して、その反応面のＲＧＢビットマップ画像を生成する。例文帳に追加

A photographing section 4 photographs the reaction surface 103 of a color sample plate 10 in a holding section 1 and generates the RGB bitmap image of the reaction surface. - 特許庁

２ビットカウンタ１は、周波数ｆａの４倍の周期を有する基準クロックに応答して遷移するアドレス信号Ａ０，Ａ１を生成する。例文帳に追加

A 2-bit counter 1 generates address signals A0 and A1, which responds to the reference clock of frequency 4 times a cycle of a frequency fa to transit. - 特許庁

１：４トランシーバ６０は、シリアルデータを４ビット幅のパラレルデータ化し、可変コンバータ７１〜７４へ出力する。例文帳に追加

The 1:4 transceiver 60 converts serial data into parallel in a 4-bit width and outputs the parallel data to the variable converters 71-74. - 特許庁

アドレス変換部３は位置算出部４によって得られた有効マスクビット位置をベクトルレジスタ１００のアドレスに変換する。例文帳に追加

The address converter 3 converts the positions of the effective mask bits obtained by the position calculator 4 to the address of the vector register 100. - 特許庁

各ターゲットモジュールでは、「ＳＬＯＴ０」および「ＳＬＯＴ１」の２ビットの信号でアナログスイッチ４を制御する。例文帳に追加

In each target module, an analog switch 4 is controlled by the two bit signals of "SLOT0" and "SLOT1". - 特許庁

カウンタ回路６は、発振部４から受けたクロックパルスと同期して、カウント値を１ビットずつ加算する。例文帳に追加

A counter circuit 6 adds a count value by one bit by one in synchronizing with a clock pulse received from an oscillation part 4. - 特許庁

量子化回路４では、平均値と標準偏差からｎビットのコードが縮退ＲＯＭ８へ供給される。例文帳に追加

In a quantization circuit 4, an n-bit code is supplied to a degeneration ROM 8 from an average and standard deviation. - 特許庁

ここで、ＣＰＵ３、ＲＡＭ４、ＲＯＭ５は主としてビット分解手段とＧｉ取得手段及びｔ_i取得手段を構成する。例文帳に追加

Here, the CPU 3, RAM 4, and ROM 5 principally constitute a bit decomposing means, a Gi acquiring means, and a t_i acquiring means. - 特許庁