「Bit field」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A mantissa part is stored in an U bit at a higher order side of a bit field of N bit (N≥(U+L)) with a fixed point numeric value, and an exponent part is stored in an L bit at a lower order side with an integer, when a is the mantissa part and n is the exponent part in an actual number x represented by a*(2^n).例文帳に追加

実数ｘをａ＊ （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、Ｎビット（Ｎ≧（Ｕ＋Ｌ））のビットフィールドの上位側のＵビットに仮数部を固定小数点数値で格納し、下位側のＬビットに指数部を整数で格納する。 - 特許庁

The invention comprises magnetic memory means comprising an MTJ cell 42, a transistor, and a bit line 44, and magnetic field generating means which is provided on the exterior of the magnetic memory means and which is for generating a global magnetic field in parallel with a bit line toward the magnetic memory means.例文帳に追加

ＭＴＪセル４２、トランジスタ、及びビットライン４４を備える磁気メモリ手段と、磁気メモリ手段の外部に備えられ、磁気メモリ手段に向かってビットラインに平行したグローバル磁場を発生させる磁場発生手段と、を備える。 - 特許庁

The composite address field 738 of the specific composite instruction can be arrayed at the same bit position with an address field for a hardware composite memory instruction, i.e., a programmed composite instruction.例文帳に追加

所定の複合命令の複合アドレスフィールド７３８をハード複合メモリ命令すなわちプログラムされる複合命令に対するアドレスフィールドと同じビット位置に配列できる。 - 特許庁

In both the 2n-bit command and the n-bit command, a shift operation necessary for cutting out the register designation field from the command can be simplified or deleted by mutually matching the register fields of the 2n-bit command and the n-bit command, and the register contention determination processing can be speeded up.例文帳に追加

２ｎビットの命令でもｎビットの命令であっても、命令からレジスタ指定フィールドを切出すために必要なシフト動作を２ｎビット命令とｎビット命令のレジスタフィールドを揃えることにより、単純化もしくは削除することができ、レジスタ競合判定処理を高速化できる。 - 特許庁

In the processing of an instruction request, whether the request is speculative is decided, based on a bit field in the instruction.例文帳に追加

命令要求の処理において、命令内のビットフィールドに基づいて要求が投機的であるか否かを判断する。 - 特許庁

To provide a master carrier for magnetic transfer which generates a high magnetic field to transfer a short bit to a high density medium.例文帳に追加

高密度媒体に短ビットの転写が可能な高い磁界が発生できる磁気転写用マスター担体を提供する。 - 特許庁

A delay circuit 16 temporarily stores (n)-bit data selected by the switch 14 and delays them by one frame (or field) period.例文帳に追加

遅延回路１６は、スイッチ１４により選択されたｎビット・データを一時記憶し、１フレーム（又はフィールド）期間、遅延する。 - 特許庁

The first signal field 103 includes a reserve bit 132 for previously notifying the transmission of the AGC preambles 105A-105D.例文帳に追加

第１シグナルフィールド１０３は、ＡＧＣ用プリアンブル１０５Ａ〜１０５Ｄの送信を予告するリザーブビット１３２を含む。 - 特許庁

A bit string Di of a Galois field element as the CRC value of data D3 of k1 to k2 bytes is found (ST11).例文帳に追加

ｋ１〜ｋ２バイトまでのデータＤ３のＣＲＣ値としてガロア体の要素からなるビット列Ｄｉを求める（ＳＴ１１）。 - 特許庁

When no thread to lock an object exists 1, zero is stored in both of a field for lock and a competitive bit.例文帳に追加

オブジェクトをロックしているスレッドが存在しない場合（１）には、ロック用フィールド及び競合ビット共に０が格納される。 - 特許庁

In a field counter FDCT, K bit of data of which each bit is constituted by the random number sequence from K taps is set as its load value and increment or decrement of a counted value is performed.例文帳に追加

フィールドカウンタＦＤＣＴは、Ｋ個のタップからの乱数系列により各ビットが構成されるＫビットのデータがそのロード値に設定され、カウント値をインクリメント又はデクリメントする。 - 特許庁

According to this configuration, a leaking magnetic field is attenuated by a plurality of Type-2 superconductor layers bit by bit and not allowed to leak to the outside even if a magnetic field having a strength over the lower critical magnetic field HC1 of the Type-2 superconductor is transmitted to the core.例文帳に追加

すなわち、芯材３１の外側に複数の第二種超伝導体層３２、３３を設けることにより、その第二種超伝導体の下部臨界磁界Ｈ_C1以上の強さを有する磁界が芯材に伝達されても、漏洩する磁界を複数の第二種超伝導体層で順次減衰させて外部へ漏洩させない。 - 特許庁

To improve a bit error rate in an weak electric field state during an AF search of an FM radio receiver having an RDS receiving function.例文帳に追加

ＲＤＳ受信機能を有したＦＭラジオ受信機のＡＦサーチにおいて、弱電界状態でのビットエラーレートを改善する。 - 特許庁

The cross point memory array device is one where the data is stored in multi-bit format and that has includes a field programmable film.例文帳に追加

データがマルチビットフォーマットで記憶されている電界プログラマブル膜を含有しているクロスポイントメモリアレイ装置が提供される。 - 特許庁

As a result, the bit B(n-1) for which a write operation has been performed is prevented from being rewritten by the leakage magnetic field from the main magnetic pole 31.例文帳に追加

これにより、主磁極３１からの漏れ磁界によって書き込み済みビットＢ（ｎ−１）が書き換えられることを防ぐ。 - 特許庁

An additional bit field may define a priority of a speculative request to influence the decision of processing as based on the conditions.例文帳に追加

追加ビットフィールドは、状態に基づいた処理の決定に影響を与える投機的要求の優先度を定義してもよい。 - 特許庁

A magnetic field is generated by making current flow through the word lines 4a and 4b and the common bit line 3, and the spin arrangement of the respective MTJ elements 1 and 2 is varied by the composed magnetic field.例文帳に追加

この書き込みワード線４ａ，４ｂおよび共通ビット線３に電流を流して磁場を発生させ、その合成磁場によって各ＭＴＪ素子１，２のスピン配置を変化させる。 - 特許庁

A plurality of thin-film layers are provided, and the bit-end electromagnetic anti-magnetic field of these thin-film layers offsets the total positive coupling to provide the duplicate magnetic state in the zero external magnetic field.例文帳に追加

複数の薄膜層を設け、これら薄膜層のビット端静磁気反磁界が構造の全正結合を相殺することにより、ゼロ外部磁界において二重磁気状態を得る。 - 特許庁

After field shield transistors are formed in a selective transistor region having a narrow element separating width, element separation is performed on local bit lines by impressing 0 V upon the gates 223 of the field shield transistors.例文帳に追加

素子分離幅の小さい選択トランジスタ領域にフィールドシールドトランジスタを形成し、フィールドシールドトランジスタのゲート２２３に０Ｖを印加することにより、ローカルビット線の素子分離を行う。 - 特許庁

The round-off processing part 10 selects a bit field C to secure according to a use state of a specified area A of a higher order z/2bit among the respective input data IN1 to INK of 32 bit and rounds it off to z/2.例文帳に追加

丸め処理部１０は、各３２bitの入力データＩＮ１〜ＩＮＫのうちの上位ｚ／２bitの特定領域Ａの使用状態によって、確保するビットフィールドＣを選択してｚ／２に丸め込む。 - 特許庁

A floating gate type electric field effect transistor Tr connected to a word line and a bit line is arranged on a memory cell array in the form of a matrix.例文帳に追加

メモリセルアレイには、ワード線とビット線とに接続された浮遊ゲート型電界効果トランジスタＴｒをマトリクス状に配置している。 - 特許庁

An SOI sense amplifier for sensing a bit value stored in a memory cell comprises 1st and 2nd input field-effect transistors (FETs).例文帳に追加

メモリセルに格納されているビット値をセンスするためのＳＯＩセンスアンプは、第１、第２入力電界効果トランジスタ（ＦＥＴ）を含む。 - 特許庁

Control by using a bit field in a control register and generation of all products to be required for the complex multiplication are also possible.例文帳に追加

制御レジスタ内のビット・フィールドを用いて制御することや、複素乗算に必要な積の全てを発生することも可能である。 - 特許庁

To reduce necessary space and to introduce respective bit lines in a pair of bit lines by means of closing intervals in a circuit, which is obtained by combining a precharge circuit and an equalization circuit for a semiconductor memory array, formed of a memory cell field having a plurality of pairs of bit lines.例文帳に追加

多数のビットラインペアを有するメモリセルフィールドから成る半導体メモリアレイのためのプリチャージ回路と等化回路が組み合わせられた回路において、所要スペースが小さく、ビットラインペアにおける各ビットラインを互いに間隔を詰めて案内できるようにする。 - 特許庁

At retrieval, the areas 945, 954 including each field of the packet header are retrieved to obtain bit maps 9451, 9541, each bit map is ANDed with all the areas and flows corresponding to bits where the k1 of the obtained bit map is set are discriminated to be flows meeting the conditions.例文帳に追加

検索時にはパケットヘッダの各フィールドが入っている領域９４５、９５４を検索し、ビットマップ９４５１、９５４１を得、各ビットマップの全領域に対する論理積を取り、得られたビットマップのｋ１が立っているビットに対応するフローを条件一致とする。 - 特許庁

When data are written, such a cancel current (-ΔIW(BL)) as cancels the induced magnetic field of a data write current (IW(BL)) flows in bit lines (BL2 and BL4) adjacent to a selection bit line (BL3) in the direction opposite to the data write current to the selection bit line.例文帳に追加

データ書込時、選択ビット線（ＢＬ３）に対するデータ書込電流（ＩＷ（ＢＬ））と逆方向に，このデータ書込電流の誘起磁界をキャンセルするようなキャンセル電流（−ΔＩＷ（ＢＬ））を選択ビット線と隣接するビット線（ＢＬ２，ＢＬ４）に流す。 - 特許庁

In a transcoder 10 for converting an MPEG2 bit stream of interlace scanning to an MPEG4 bit stream of progressive scanning, a header parser part 11 checks the header of a first picture of the inputted MPEG2 bit stream and determines which of a top field or a bottom field to selected when 1/2 decimation processing in a vertical direction by a resolution conversion part 21.例文帳に追加

インタレース走査のＭＰＥＧ２ビットストリームをプログレッシブ走査のＭＰＥＧ４ビットストリームへと変換するトランスコーダ１０において、ヘッダパーサー部１１は、入力されたＭＰＥＧ２ビットストリームの最初のピクチャのヘッダを調べ、解像度変換部２１における垂直方向の１／２の間引き処理の際に、トップフィールド又はボトムフィールドのどちらを選択するかを決定する。 - 特許庁

A control unit 19 receives the bit rate of an image data from a video decoder 9 and the electric field strength from an OFDM (Orthogonal Frequency Division Multiplexing) demodulation processing unit 3, if the received bit rate and the electric field strength are respectively over predetermined values, instructs an image processing unit 11 to perform enlarging processing of an image size of the image data.例文帳に追加

制御部１９は、ビデオデコーダ９から画像データのビットレートと、ＯＦＤＭ復調処理部３から電界強度を受信し、受信したビットレートと電界強度がそれぞれ所定値以上であれば、画像処理部１１に画像データの画像サイズを拡大処理するように指示する。 - 特許庁

To suppress increase of a quantization error by bit shortage, in audio encoding technology used in an accumulation medium field such as a silicon audio or a DVD, or a broadcast field such as terrestrial digital broadcast.例文帳に追加

シリコンオーディオやＤＶＤなどの蓄積メディア分野、地上デジタル放送などの放送分野で用いられるオーディオ符号化技術に関し、ビット不足による量子化誤差の増大を抑制する。 - 特許庁

Magnetic elements (10;10';50;50';80) comprise a plurality of thin film layers, and a bit-end electromagnetic anti-magnetic field offsets the total positive coupling of a structure to provide a duplicate magnetic state in the zero external magnetic field.例文帳に追加

磁気エレメント（１０；１０’；５０；５０’；８０）は、複数の薄膜層を含み、ビット端静磁気反磁界が構造の全正結合を相殺することにより、ゼロ外部磁界において二重磁気状態を得る。 - 特許庁

Main bit lines BLM being common to each of a plurality of memory blocks MB are grounded through a second MOS field effect transistor Q2S.例文帳に追加

複数のメモリブロックＭＢの各々に共通のメインビット線ＢＬＭは、第２のＭＯＳ電界効果トランジスタＱ_２Ｓを介して接地されている。 - 特許庁

Field areas (FLR) forming transistors are formed in the direction intersecting the word lines (WL0-WL5) and bit lines (BL0-BL9).例文帳に追加

ワード線（ＷＬ０−ＷＬ５）およびビット線（ＢＬ０−ＢＬ９）と交差する方向にトランジスタを形成するフィールド領域（ＦＬＲ）を形成する。 - 特許庁

Digital data of a frame structure in which a 20 bit synchronous word SW, consisting of a predetermined code pattern is disposed at the head of the frame and a 20 bit post field PF is disposed on the end are transmitted at a control channel.例文帳に追加

制御チャネル上では、フレームの先頭に、所定のコードパターンからなる２０ビットの同期ワードＳＷが配置され、末尾に２０ビットのポストフィールドＰＦが配置されたフレーム構造のデジタルデータが伝送される。 - 特許庁

An encryption processing device 100 performs division and padding to a bit string when encrypting an optional bit string, and thereby maps into the plain text space on torus of a prime number order in a 6-th order extension field.例文帳に追加

暗号化処理装置１００は、任意のビット列を暗号化する際に当該ビット列に対して分割とパディングとを行って６次拡大体における素数位数のトーラス上の平文空間に写像する。 - 特許庁

Packetized data, which is (N×I)-byte data generated by gathering M pieces of (K+L)-bit data obtained by adding L-bit dummy data to the K-bit data, wherein L and M are variably set depending on K, is inserted in a data field of the received packet through the serial bus.例文帳に追加

シリアルバスを介して受信したパケットのデータフィールドには、Ｋビットのデータに対してＬビットのダミーデータを付加することで得られる（Ｋ＋Ｌ）ビットのデータが、Ｍ個ずつ集まった（Ｎ×Ｉ）バイトのデータであって、Ｋに応じてＬ及びＭが可変に設定されるパック化データが挿入される。 - 特許庁

Then an adequate compensation current IBL3 is made to flow in the bit line BL3 to suppress influence of this scattered magnetic field, scattered magnetic field in the MTJ memory cell I3 can be canceled by compensation magnetic field generated by this compensation current IBL3.例文帳に追加

そこで、本発明では、この散乱磁場の影響を抑制するため、ビット線ＢＬ３に適当な補償電流Ｉ_BL3 を流し、この補償電流Ｉ_BL3 により発生する補償磁場によって、ＭＴＪメモリセルｌ_3 における散乱磁場を打ち消すようになっている。 - 特許庁

When a display device which performs multi-gradation display by a sub-field driving system displays 8-bit video data with 28 gradations, one field is equally divided into 8 sub-fields which are 1st to 8th sub-fields SF0 to SF7.例文帳に追加

８ビットの映像データによる階調数２^８の階調表示を行う場合、１フィールドを１／８を均等分割して、第１サブフィールドＳＦ０から第８サブフィールドＳＦ７までの８個のサブフィールドを生成する。 - 特許庁

A sequence control circuit 18, for outputting a sequence control signal for controlling the number of priming pulses in one field corresponding to the determination result of the sub-field bit information determination circuit 17, is installed.例文帳に追加

さらに、サブフィールドビット情報判定回路１７の判定結果に応じて１フィールド中のプライミングパルスの個数を制御するためのシーケンス制御信号を出力するシーケンス制御回路１８が設けられている。 - 特許庁

The corrected synthetic magnetic field can be easily formed by discretely controlling writing word/bit line currents in accordance with programmed set data.例文帳に追加

修正された合成磁界は、プログラミングされた設定データに基づいて、書き込みワード／ビット線電流を個別に制御することで、容易に生成できる。 - 特許庁

Consequently, a magnetic field generated by bit lines and digit lines is collected to the magnetic collection spacer, and is effectively transmitted to the magnetoresistance memory cell.例文帳に追加

これによって、ビットライン及びデジットラインにより発生した磁場が前記磁気集束スペーサに集束し、前記磁気抵抗記憶セルに効率的に伝達する。 - 特許庁

The electrical bit lines include electrically conductive elements (110, 214, 314), and magnetic elements (112, 216, 316) for guiding magnetic flux, in relation to the magnetic field to the magnetic memory cells.例文帳に追加

電気的ビット線は、導電性構成要素(110,214,314)と、磁界に関連する磁束を磁気メモリセルの方へ誘導するための磁性構成要素(112,216,316)とを含む。 - 特許庁

A display line picture information discriminating circuit 12 discriminates existence of a picture bit signal in each sub-field for each display line in a picture region.例文帳に追加

表示ライン画像情報判定回路１２は、画像領域内における各表示ライン毎に、各サブフィールド中の画像ビット信号の有無を判定する。 - 特許庁

Data is written by causing polarization with an electric field produced with a voltage applied to a specific selected bit line 4 and a word line 5.例文帳に追加

データの書き込みは、特定の選択されたビット線４とワード線５の間に印加する電圧による電界で分極を発生させることにより実現する。 - 特許庁

A single field is divided into subfields according to the bits of gradation data, and also each subfield period is set correspondingly to the weight of each bit.例文帳に追加

１フィールドは、階調データのビットに応じたサブフィールドに分割されるとともに、各サブフィールドの期間が、それぞれビットの重みに対応して設定されている。 - 特許庁

An operand [26:0] of NOP instruction of n+1 address is substituted by a bit string of operand field [26:0] (operand A) of an instruction code of preceding n address.例文帳に追加

ｎ＋１番地のＮＯＰ命令のオペランド［２６：０］を、先行するｎ番地の命令コードのオペランドフィールド［２６：０］（オペランドＡ）のビット列に置換える。 - 特許庁