「Cache」に関連した英語例文の一覧と使い方(62ページ目) - Weblio英語例文検索

To reduce access latency to a cache tag memory and to reduce latency required for the transaction processing of a computer system.例文帳に追加

キャッシュタグメモリに対するアクセスレイテンシを軽減し、コンピュータシステムのトランザクション処理に要するレイテンシの削減を図る。 - 特許庁

The method also includes determining a code placement according to which code is writable to a memory separate from the cache.例文帳に追加

本方法は、キャッシュから離れたメモリにどのコードが書き込み可能であるかに応じてコード配置を決定する。 - 特許庁

To improve the use efficiency of a memory resources without being conscious as whether the page size is smaller than a cache memory.例文帳に追加

ページサイズがキャッシュメモリより小さいかどうかを意識することなくメモリ資源の使用効率を向上させる。 - 特許庁

To provide a software managing method and device for improving cache use in a microprocessor for every application.例文帳に追加

マイクロプロセッサにおけるキャッシュの使用をアプリケーション毎に改良するソフトウェア管理方法及び装置を提供する。 - 特許庁

The external device 30 is configured to receive money information signals sent from the cache register 10.例文帳に追加

外部装置３０は、キャッシュレジスター１０から送信される金銭情報の信号を受け取るようになっている。 - 特許庁

A multiprocessor system 10 includes a plurality of cache systems 21 provided correspondingly to a plurality of processor cores 11.例文帳に追加

マルチプロセッサシステム１０は、複数のプロセッサコア１１に対応して設けられた複数のキャッシュシステム２１を含む。 - 特許庁

CACHE MEMORY SYSTEM, SEMICONDUCTOR MEMORY, NON-VOLATILE SEMICONDUCTOR MEMORY, SEMICONDUCTOR MEMORY SYSTEM, AND MEMORY VERIFY-CIRCUIT例文帳に追加

キャッシュメモリシステム、半導体記憶装置、不揮発性半導体記憶装置、半導体記憶システムおよびメモリベリファイ回路 - 特許庁

Whether in real or protected mode, the CPU stores the base address of each segment in hidden registers called descriptor cache registers. 例文帳に追加

リアルモードでも保護モードでも、CPUは各セグメントのベースアドレスをデスクリプタキャッシュレジスタと呼ばれる隠れたレジスタに入れておく。 - コンピューター用語辞典

The gateway is built around an Integrated Gateway Processor (IGP) which is a 486DX4 core running at 100MHz, with 8KB L1 cache. 例文帳に追加

このゲートウェイは統合ゲートウェイプロセッサ（IGP）に基づいて作られる。そのIGPは100MHzで走る486DX4で8KBのL1キャッシュを持つものである。 - コンピューター用語辞典

If enabled, a control key is embeded in cache file and this key is compared with the one calculated after the reading readControlType 例文帳に追加

有効な場合、制御キーがキャッシュファイルに埋め込まれ、このキーが読み込み後計算されたキーと比較されます。 readControlType - PEAR

data to put in a cache file (can be another type than strings if automaticSerialization is TRUE). 例文帳に追加

キャッシュファイルに保存するためのデータを指定します(automaticSerialization が FALSE(デフォルト) の場合、文字列以外の型にすることはできません) - PEAR

If you do so without cache, your server will answer very slowly if a lot of users ask the files. 例文帳に追加

これをキャッシュを使わずに行うと、多くのユーザがアクセスした場合に反応が非常に遅くなることでしょう。 - PEAR

Together with menu (3) and the (userland) cache you can use this browser to generate simple fusebox like applications / content systems. 例文帳に追加

menu(3) や (ユーザ側の) キャッシュとともに使用して、このブラウザでシンプルな fusebox 風のアプリケーションを作成することができます。 - PEAR

This method sets up cache and proxy information, then calls the appropriate open method with its input arguments.例文帳に追加

このメソッドはキャッシュとプロキシ情報を設定し、その後適切な open メソッドを入力引数つきで呼び出します。 - Python

xdm stores the tickets in a credentials cache file andsets the environment variable KRB5CCNAME to point to the file. 例文帳に追加

\\fIxdm\\fP はそのチケットを資格証明キャッシュファイルに格納し、\\fIKRB5CCNAME\\fP 環境変数がこのファイルを指すように設定する。 - XFree86

To provide a technology capable of reducing design change necessary for the change of a cache capacity.例文帳に追加

キャッシュ容量を変更する際に必要となる設計変更を低減することが可能な技術を提供する。 - 特許庁

The video image data for accumulation vs is incorporated into a cache memory 3 and is recorded integrally as a video image data v2.例文帳に追加

蓄積用映像データｖｓは、キャッシュメモリ３に取り込まれ、一括して映像データｖ２として記録される。 - 特許庁

For example, the first memory part 48 is set in the cache memory mode, and the second memory part 49 is set in the RAM mode.例文帳に追加

例えば、第１メモリ部４８をキャッシュメモリ・モードに設定し、第２メモリ部４９をＲＡＭモードに設定する。 - 特許庁

The message transmission part 51c transmits the alert/error message according to instruction from a cache connection part 52.例文帳に追加

メッセージ送信部５１ｃは、キャッシュ接続部５２からの指示により、警告メッセージまたはエラーメッセージを送信する。 - 特許庁

To perform estimation without directly referring to a cache area in a computer such as a distribution server.例文帳に追加

配信サーバ等のコンピュータにおけるキャッシュ領域を、直接参照することなく推定することを可能とする。 - 特許庁

To provide a method, a system, and a program for using multiple data structures to manage data in cache.例文帳に追加

複数のデータ構造を使用してキャッシュ内のデータを管理する方法、システム、およびプログラムを提供すること。 - 特許庁

A data processing system is provided with at least one of processors 4, 6, a main memory 18 and a cache memory 14.例文帳に追加

データ処理システムは、少なくとも１つのプロセッサ４、６と、メインメモリ１８と、キャッシュメモリ１４とを提供される。 - 特許庁

The large capacity multi-port cache memory having random access band width, to which parallel access from plural ports are enabled and suitable for use for the most advanced microprocessor with low probability of the erroneous cache is easily provided since the multi-port cache memory is formed by using one port cell block suitable for capacity increase as the component.例文帳に追加

本発明のマルチポートキャッシュメモリは、大容量化に適した１ポートセルブロックを構成要素として形成されるため、高いランダムアクセスバンド幅を有し、複数のポートからの並列アクセスが可能で、かつ、キャッシュミスの確率が小さい最先端のマイクロプロセッサへの使用に適した大容量のマルチポートキャッシュメモリを容易に提供することが可能になる。 - 特許庁

An intra-node interconnection circuit holds the cache coincidence control flag, node number and unit number added to the access request and when the cache coincidence control flag shows the cache coincidence control is not required, and the node number shows the present node, the access request is not transferred to an inter-node interconnection circuit but directly transferred to a unit instructed by the unit number.例文帳に追加

ノード内相互結合回路は、アクセス要求に付加されたキャッシュ一致制御フラグとノード番号及びユニット番号を保持し、キャッシュ一致制御フラグがキャッシュ一致制御不要を示しノード番号が自ノードを示す場合は、ノード間相互結合回路にはアクセス要求を転送せず、ユニット番号が指示するユニットに直接転送する。 - 特許庁

To provide an apparatus, a system, a method and a program for cache control which properly control a cache memory and prevent the deterioration of performance when collecting detection data from a detection device for transmitting the detection data intermittently and continuously and acquiring attribute information corresponding to the collected detection data from a cache memory or a database.例文帳に追加

間欠接続で検出データを送信する検出装置から検出データを収集し、収集した検出データに対応する属性情報を、キャッシュメモリ又はデータベースから取得する場合に、キャッシュメモリを適正に制御し、パフォーマンスの低下を防止するキャッシュ制御装置、キャッシュ制御システム、キャッシュ制御方法及びキャッシュ制御プログラムを提供する。 - 特許庁

To provide a cache system and a cache control method therefor that, when a fault is detected during the execution of a microcode, achieve the improvement of instruction rewrite success rate by writing data contents executed with a microcode preceding the microcode in execution back into a cache memory, in a processor that unwinds an instruction code into the microcodes to execute it.例文帳に追加

命令コードをマイクロコードに展開して実行するプロセッサにおいて、マイクロコード実行中に障害を検出した場合、当該マイクロコードに先行するマイクロコードにより実行されたデータ内容をキャッシュメモリに書き戻す事により、命令リトライ成功率の向上を実現するキャッシュシステムとそのキャッシュ制御方法を提供する。 - 特許庁

When a plurality of computers 104, 105-106 transmit a cache request including the identifier for identifying the database object to the topology management server device 103 in order to cache the database object, the server device 103 transfers the cache request to the database management device, so that the database object is transmitted to the computer and cached there.例文帳に追加

複数の計算機１０４、１０５、…、１０６がデータベースオブジェクトをキャッシュするためにデータベースオブジェクトを識別する識別子を含むキャッシュ要求をトポロジ管理サーバ装置１０３へ送信すると、トポロジ管理サーバ装置１０３は、データベース管理装置へキャッシュ要求を転送し、データベースオブジェクトが計算機へ送信され、そこでキャッシュされるようにする。 - 特許庁

When a request for invalidating data in a cache 212 is received after transferring target data of a load instruction from the cache 212 to a computing unit 400, and a load instruction having a cache index that coincides with that of a target address of the received invalidating instruction exists in an instruction port 210, a first determination section 214A validates a first flag (RIM).例文帳に追加

ロード命令の対象データがキャッシュ２１２から演算器４００に転送された後にキャッシュ２１２のデータに対する無効化要求を受信し、受信した無効化要求の対象アドレスのキャッシュインデクスと一致するキャッシュインデクスを有するロード命令が命令ポート２１０に存在する場合、第１判定部２１４Ａは、第１フラグ（ＲＩＭ）を有効化する。 - 特許庁

When the user inputs a use request of the service into the complex machine, a control part searches for a credential letter corresponding to the service from a cache region, and if there is no credential letter in the cache region, the control part obtains the credential letter by transmitting an authentication request to the authentication server based on the acquisition information on the credential letter to store the credential letter into the cache region.例文帳に追加

利用者が複合機にサービスの利用要求を入力すると、制御部が、そのサービスに対応した信任状をキャッシュ領域から探し、キャッシュ領域に信任状がなければ、その信任状の取得情報に基づき認証サーバに認証依頼を送信することで、信任状を取得し、キャッシュ領域に格納する。 - 特許庁

This cache controller prefetching an instruction code from a memory and storing it into the cache has: an address output part outputting a prefetch address corresponding to a comparison address when an instruction fetch address from a processor accords with the comparison address; and a load control part loading the instruction code to the cache from the outputted prefetch address of the memory.例文帳に追加

命令コードをメモリからプリフェッチしてキャッシュに格納させるキャッシュコントローラであって、プロセッサから命令フェッチアドレスが比較アドレスに一致したときには、比較アドレスに対応するプリフェッチアドレスを出力するアドレス出力部と、出力されたメモリのプリフェッチアドレスからキャッシュに命令コードをロードするロード制御部と、を有することを特徴とするキャッシュコントローラ。 - 特許庁

Each of opposite network devices with an L2 section there-between determines a form of mutual connection with an opposite device at the time of generation or update of L2 address cache entry of the opposite device, selects an update method of the L2 address cache entry depending on the determination result, and updates the L2 address cache entry according the selected update method.例文帳に追加

Ｌ２区間を挟んで対向し合うネットワーク装置の各々において、対向装置についてのＬ２アドレスキャッシュエントリの生成時または更新時に、対向装置との相互接続の形態を判定し、その判定結果に応じて前記Ｌ２アドレスキャッシュエントリの更新方法を選択し、選択した更新方法に従って前記Ｌ２アドレスキャッシュエントリを更新する。 - 特許庁

In the case that the instruction inputted from the outside indicates the floating point division instruction, a cache control circuit 2 discriminates whether or not the dividend and the divisor respectively corresponding to the Y operand and the Z operand are stored in a cache memory 3, and in the case that they are stored, reads and outputs a quotient stored in the cache memory 3 corresponding to them.例文帳に追加

キャッシュ制御回路２は、外部から入力された命令コードが浮動小数点除算命令を示す場合に、Ｙオペランド及びＺオペランドにそれぞれ対応する被除数、除数がキャッシュメモリ３に記憶されているかどうかを判別し、記憶されている場合には、これらと対応付けてキャッシュメモリ３に記憶されている商を読み出して出力する。 - 特許庁

A cache hit decision part 16 decides whether image data specified as an image processing object are present in an input image cache memory 14 or not depending on whether the image ID of an image optionally specified as an image processing object from a user interface coincides with any one of image IDs read from the input image cache memory 14 or not.例文帳に追加

キャッシュヒット判定部１６は、画像処理の対象としてユーザインターフェースから任意に指定された画像の画像ＩＤが、入力画像キャッシュメモリ１４から読み出された画像ＩＤのいずれかと一致しているか否かにより、画像処理の対象に指定された画像データが、すでに入力画像キャッシュメモリ１４に存在するか否かを判断する。 - 特許庁

When a plurality of files to be deleted are selected, the cache data of file management information in a cache memory are updated for each file of the plurality of files to be deleted (1002), and the updated cache data are collectively written to a memory card to delete the plurality of files to be deleted (1004).例文帳に追加

ここで複数の消去対象のファイルが選択された場合、当該複数の消去対象のファイルについてそれぞれ、キャッシュメモリにおけるファイル管理情報のキャッシュデータの更新処理を行い（１００２）、更新された各キャッシュデータを一括してメモリカードに書き出すことで上記複数の消去対象ファイルの消去処理を行う（１００４）。 - 特許庁

When writing data to a first storage medium is instructed by a host device 13-1, a cache memory managing unit of a primary data storage device 10-1 secures a cache area for storing designated data as write back data and a buffer area for transmitting the designated data to an auxiliary data storage device 10-2 in a first cache memory, and writes the data into each of them.例文帳に追加

正データ記憶装置１０-1のキャッシュメモリ管理部は、第１の記憶媒体へのデータの書き込みがホスト装置１３-1から指定された場合、指定されたデータをライトバックデータとして記憶するためのキャッシュ領域と、指定されたデータを副データ記憶装置１０-2に送信するためのバッファ領域とを第１のキャッシュメモリに確保しそれぞれにデータを書き込む。 - 特許庁

When receiving the second prefetch start instruction, the multiblock prefetch control part specifies a plurality of cache blocks to be transferred on the basis of prefetch object area information included in the instruction and the size of the cache blocks, performs scheduling so as to transfer the plurality of cache blocks within an execution time of a prescribed process and outputs a transfer instruction.例文帳に追加

また、マルチブロックプリフェッチ制御部は、第2prefetch開始命令を受信した場合、当該命令に含まれるプリフェッチ対象領域情報とキャッシュブロックの大きさとに基づき、転送すべき複数のキャッシュブロックを特定し、複数のキャッシュブロックを所定の処理の実行時間内で転送するようにスケジューリングし、転送指示を出力する。 - 特許庁

When judging that the multimedia data from the cache distribution section has caught up with the multimedia data being broadcasted or distributed in real time, the portable information terminal notifies the cache distribution section about the information of instructing completion of data transmission, completes the connection to the cache distribution section, and receives multimedia data to be distributed from a multicast/broadcast distribution section.例文帳に追加

携帯情報端末は、キャッシュ配信部からのマルチメディアデータが、リアルタイムで放送または配信されているマルチメディアデータに追いついたと判断すると、キャッシュ配信部に対しデータの送信の終了を命令する情報を通知し、キャッシュ配信部への接続を終了し、そして、マルチキャスト・ブロードキャスト配信部から配信されるマルチメディアデータを受信する。 - 特許庁

To provide a second cache drive control circuit, a second cache, a RAM and a second cache drive control method, allowing reduction of unnecessary power supply without reducing processing speed of a processor, allowing suppression of a heating value, helping stable operation of the processor, realizing high reliability, and environmentally excellent by suppressing power consumption.例文帳に追加

プロセッサの処理速度の低下をもたらすことなく、不要な電力供給を削減でき、発熱量を抑え、プロセッサの安定動作を助け、高信頼性を実現するとともに、消費電力量を抑えることで環境的に優れるセカンドキャッシュ駆動制御回路、セカンドキャッシュ、ＲＡＭ、及びセカンドキャッシュ駆動制御方法を提供する。 - 特許庁

To reduce cache memory modules to be powered at a power failure by defragging a cache memory, and to suppress consumption of a battery power supply to extend its duration by gradually saving necessary data to hard disk devices in accordance with a battery capacity while quickly reconfiguring cache data in recovery from the power failure.例文帳に追加

キャッシュメモリのデフラグを実行して停電時に通電すべきキャッシュメモリモジュールを少なくするとともに、バッテリ容量に応じて段階的にハードディスク装置へ必要なデータを待避させることにより、バッテリ電源の消耗を抑えて保持期間を延伸させるとともに停電復旧時のキャッシュデータ再構成を迅速に行えるようにする。 - 特許庁

In order to realize this transferring, the data cache is provided with a mechanism for rewriting a tag memory and a data memory in accordance with a writing request from a bus, and the coprocessor is provided with an address generating device for designating the data cache as a writing address.例文帳に追加

これを実現するために、データキャッシュには、バスからの書き込み要求に応じてタグメモリとデータメモリを書き換える機構を搭載し、コプロセッサにはデータキャッシュを書き込み先として指定可能なアドレス生成装置を搭載する。 - 特許庁

When a total size of data which is being transmitted is known and the size of data is larger than that of a cache memory, each transmitting data is compressed by a compression method, whereby the size of data is received in the cache memory.例文帳に追加

伝送されているデータの総サイズを知り、データのサイズがキャッシュメモリのサイズよりも大きい場合には、伝送されているデータごとに適した圧縮法で圧縮をかけることにより、データのサイズをキャッシュメモリに収まるようにする。 - 特許庁

For example, a nonvolatile memory of high rewriting resistance is allocated to the write cache, while a nonvolatile memory of low rewriting resistance is allocated to the read cache, and the data management tables in the caches are stored in the nonvolatile memory of high rewriting resistance.例文帳に追加

例えば、ライトキャッシュに書き換え耐性の高い不揮発性メモリを、リードキャッシュに書き換え耐性の低い不揮発性メモリを割り当て、それらのキャッシュにおけるデータの管理テーブルを書き換え耐性の高い不揮発性メモリに記憶する。 - 特許庁

The intermediate data of the plural block units are preserved in the data cache part 53 so that the input data of the reconstituted circuits can be obtained, and the intermediate data as the processed results of the reconstituted circuits are preserved so as to be overlapped in the data cache part 53.例文帳に追加

複数個のブロックの単位の中間データは、データキャッシュ部５３に保存して、再構成された回路の入力データとし、その再構成された回路の処理結果としての中間データは、データキャッシュ部５３に上書き保存する。 - 特許庁

When the MPU 113 executes a push instruction, and any cache mistake is generated in the line including the small area for holding data to be read to the MPU 113 (No at S1), the cache unit 117 opens the line (S301).例文帳に追加

ＭＰＵ１１３がｐｕｓｈ命令を実行するときに、ＭＰＵ１１３へ読み出すべきデータを保持する小領域を含むラインにキャッシュミスが発生すると（Ｓ１でＮｏ）、キャッシュユニット１１７は、当該ラインを開放する（Ｓ３０１）。 - 特許庁

A cache loading device 42 including an uncompressing section 44 reads 1 or more compressed instruction out of locations in the program memory discriminated by a program counter 50 and uncompresses and stores it in one cache block.例文帳に追加

圧縮解除セクション４４を含むキャッシュローディング装置４２は、１つ以上の圧縮された命令を、プログラムカウンタ５０によって識別されたプログラムメモリ中の位置から読み出し、圧縮解除して１つのキャッシュブロックに記憶する。 - 特許庁