「Cache」に関連した英語例文の一覧と使い方(59ページ目) - Weblio英語例文検索

To provide an information recording and reproducing device which utilizes a cache memory maximally effectively and can heighten the recording and reproducing processing speed in a system for performing recording on and reproducing from recording medium using the cache memory.例文帳に追加

キャッシュメモリを使用する記録媒体への記録再生システムにおいて、キャッシュメモリを最大限に有効利用して記録再生処理速度を向上させることができる情報記録再生装置を提供する。 - 特許庁

Furthermore, efficiency of management of the instruction and the branching prediction information is enhanced by integrating the low level prediction cache with a low level instruction cache and controlling them under common management mechanism.例文帳に追加

さらに、本発明は、上記低レベル予測キャッシュを低レベル命令キャッシュと統合して、共通管理機構の下で制御することによって、命令および分岐予測情報管理の効率を一層向上させる。 - 特許庁

To provide a method of controlling mode switching between normal mode (one bit is composed of one memory cell) and highly reliable mode (one bit is composed of two memory cells) in a cache memory; and a method of arranging highly reliable data to the cache memory.例文帳に追加

キャッシュメモリにおいて通常モード（１ビットを１メモリセルで構成）と高信頼性モード（１ビットを２メモリセルで構成）のモード切替を行う制御方法、キャッシュメモリへの高信頼性データの配置方法を提供する。 - 特許庁

To improve utilization efficiency of a storing apparatus such as a cache memory or the like much more than a constitution in which a plurality of image processing apparatuses operating in parallel respectively individually have the storing apparatus such as the cache memory or the like for a common element.例文帳に追加

並列動作する複数の画像処理装置が共通要素のためのキャッシュメモリ等の記憶装置をそれぞれ個別に持つ構成よりも、キャッシュメモリ等の記憶装置の利用効率を向上させる。 - 特許庁

To provide a cache memory system and a control method for WAY prediction of a cache memory, which reduce failures of WAY prediction by WAY prediction not using address matching and is capable of preventing malfunction of the system.例文帳に追加

アドレスマッチングを用いないＷＡＹ予測により、ＷＡＹ予測の失敗を減らし、システムの誤動作を防ぐことができるキャッシュメモリシステム及びキャッシュメモリのＷＡＹ予測の制御方法を提供すること。 - 特許庁

When a replacement object way is selected according to the cache mistake according to following access to any region other than the address region, the way of the entry whose replacement protection bit L is valid is prevented from being selected so that the data on the cache memory can be protected from being replaced.例文帳に追加

以降のアドレス領域外のアクセスによるキャッシュミスでリプレース対象ウェイを選択するときには、リプレース保護ビットＬが有効なエントリのウェイは選択されず、キャッシュメモリ上のデータをリプレースから保護される。 - 特許庁

To realize further enhancement in performance with the same cache capacity while maintaining the performance (hit ratio) in any input data, using the cache mechanism, and making the number of the output color, which can be processed simultaneously, variable.例文帳に追加

キャッシュ機構を用いて、任意の入力データにおけるパフォーマンス（ヒット率）を維持しつつ同時処理可能な出力色数を可変とし、同一のキャッシュ容量にて更なるパフォーマンスの向上を実現する。 - 特許庁

A physical storage position management-optimization execution part in a storage device control program executes data rearrangement by utilizing the DBMS data information, and a cache control part performs data cache control to which the DBMS data information is added.例文帳に追加

記憶装置制御プログラム内の物理記憶位置管理・最適化実行部はＤＢＭＳデータ情報を利用してデータ再配置を実行し、キャッシュ制御部はＤＢＭＳデータ情報を加味したデータキャッシュ制御を行う。 - 特許庁

When the other image is stored in the cache 30, an individual evaluation value calculation part 32 calculates comparison featured values by using an image stored in the cache 30, and calculates an individual evaluation value from the comparison featured values.例文帳に追加

キャッシュ３０に他の画像が記憶されている場合には、個別評価値算出部３２がキャッシュ３０に記憶された画像を用いて比較特徴量を算出し、比較特徴量から個別評価値を算出する。 - 特許庁

In response to a determination that the target memory block has a data-invalid coherency state with respect to the cache memory, the cache memory issues on interconnection a corresponding initialization request indicating the target memory block.例文帳に追加

ターゲット・メモリ・ブロックがキャッシュ・メモリに対するデータ無効コヒーレンス状態を有するという判断に応答して、キャッシュ・メモリは、ターゲット・メモリ・ブロックを示す対応する初期設定要求を相互接続上で発行する。 - 特許庁

Then the data and the CRC code are transferred to respective devices in the order of the cache controller 122 → a cache memory 123 → the controller 122 → an HDD-IF 124 → an HDD 125 and CRC check is performed in each device.例文帳に追加

以下、キャッシュコントローラ１２２→キャッシュメモリ１２３→キャッシュコントローラ１２２→ＨＤＤ−ＩＦ１２４→ＨＤＤ１２５の順に、データ及びＣＲＣ符号が各デバイス間を転送され、その都度各デバイスでＣＲＣチェックが行われる。 - 特許庁

The bridge 300 singly discriminates whether cache matching processing is required for the data of an address to be accessed or not and only when cache matching processing is required, it is instructed to the relevant processor.例文帳に追加

ブリッジ３００はアクセスされようとしているアドレスのデータに対してキャッシュ一致化処理が必要であるか否かを単独で判定し、キャッシュ一致化処理が必要な場合のみ該当するプロセッサに対して指示をする。 - 特許庁

A processing device includes: a main memory; a CPU cache for holding process data during execution in a program in the main memory; and a dump output unit for recording the process data in the CPU cache in an auxiliary storage device as dump data.例文帳に追加

処理装置は、メインメモリと、メインメモリ内のプログラムのうち、実行中のプロセスデータを保持するＣＰＵキャッシュと、ダンプデータとして、ＣＰＵキャッシュ内のプロセスデータを補助記憶装置に記録するダンプ出力部と、を含む。 - 特許庁

To add a logic circuit for invalidating an old cache line by realizing a storage and invalidation operation without affecting any integral load data access time in a computer architecture having preliminarily verified tag cache design.例文帳に追加

事前検証済みタグキャッシュ設計を有するコンピュータアーキテクチャにおいて、整数ロードデータアクセス時間に影響を与えることなく記憶および無効化動作を可能にし、旧キャッシュラインを無効化する論理回路を付加する。 - 特許庁

To form a further larger free space than by simply evicting image data not in use from a cache memory when a storage area for image data of a document element is to be secured in the cache memory.例文帳に追加

文書要素の画像データのための記憶領域をキャッシュメモリ内に確保する際に、使用中でない画像データをキャッシュメモリから追い出すだけよりも更に多くの空き容量を作ることができるようにする。 - 特許庁

The cache manager 1200 converts the positional information on the data received together with the input/output request into the address of the target storage device 1060 and its data positional information, and provides the storage device 1060 with the cache function.例文帳に追加

キャッシュマネジャー1200は、入出力要求とともに受け取ったデータの位置情報を目的とするストレージ装置1060のアドレスとそのデータ位置情報に変換し、そのストレージ装置1060に対するキャッシュ機能を提供する。 - 特許庁

Thereafter, when the address of the data actually read from the processor in a subsequent cycle matches the address of the data stored in the look-ahead cache part 20, the data is outputted from the look-ahead cache part 20 to the processor.例文帳に追加

その後、引き続くサイクルでプロセッサから実際に読み出されたデータのアドレスが、先読みキャッシュ部２０に記憶されたデータのアドレスと一致する場合、そのデータを先読みキャッシュ部２０からプロセッサに出力する。 - 特許庁

A CPU hardware can buffer the I/O command that has caused the I/O address conversion cache error in a command queue until an I/O address conversion cache is updated by using required information.例文帳に追加

いくつかの実施形態では、Ｉ／Ｏアドレス変換キャッシュが、所要情報を用いて更新されるまで、ＣＰＵハードウェアは、Ｉ／Ｏアドレス変換キャッシュ・ミスを引き起こすＩ／Ｏコマンドを、コマンド・キュー内にバッファすることができる。 - 特許庁

The designated cache line can directly be selected by the decoded base register offset bits, whereby the need for the addition and the decoding of the base register offset bits at each access to a cache memory is negated.例文帳に追加

復号ベースレジスタオフセットビットによって、指定されたキャッシュラインを直接選択することが可能となり、これによって、キャッシュメモリにアクセスするたびにベースレジスタオフセットビットの加算および復号を行う必要を排除する。 - 特許庁

By providing a stream predict cache 110 being a hierarchical cache for relation data 114 which can be predicted to be collated with a stream signal 111, the access frequency to a database 101 is reduced, and performance can be improved.例文帳に追加

ストリームデータ１１１との突き合わせ対象と予測できるリレーションデータ１１４の階層的なキャッシュであるストリームプレディクトキャッシュ１１０をおくことで、データベース１０１へのアクセス回数を削減し、性能を向上させる。 - 特許庁

Restricting a process to run on a single CPU also prevents the performance cost caused by the cache invalidation that occurs when a process ceases to execute on one CPU and then recommences execution on a different CPU. 例文帳に追加

また、あるプロセスの実行を一つの CPU に限定することで、一つの CPU での実行を停止してから別の CPU で実行を再開するときに発生するキャッシュ無効化 (cache invalidation) による性能面の劣化を防ぐこともできる。 - JM

A plurality of host computers 101 and 102 and secondary storage devices 110 and 120 are connected with one another through a switch 103, and a cache memory 107 having a cache controller 104 common to the secondary storage devices is connected to the switch in parallel with the second storage devices.例文帳に追加

複数のホストコンピュータ101,102と２次記憶装置110,120はスイッチ103を介して接続され、２次記憶装置に共通のキャッシュコントローラ104を備えるキャッシュメモリ107が２次記憶装置と並列にスイッチに接続される。 - 特許庁

During cache fill, when there is a cache mishit of the subsequent command accessing to the data on the same line as the preceding command, the subsequent command is returned to a command buffer in a command control part 10.例文帳に追加

キャッシュフィルが行われている間に、上記先行命令と同一のライン上のデータをアクセスする後続命令がキャッシュミスとなった時、後続命令は命令制御部１０内の命令バッファに戻される。 - 特許庁

To reduce the quantity of data transfer between a main memory and a cache memory and to reduce overhead due to the use of an external bus when registers are continuously retreated/restored to/from a stack area in a microprocessor loaded with a cache mechanism.例文帳に追加

キャッシュ機構を実装したマイクロプロセッサにおいて、スタック領域への連続的なレジスタ待避・復帰時の、主メモリとキャッシュメモリ間のデータ転送量を削減し、外部バス使用によるオーバヘッドを減少する。 - 特許庁

A programmer's arbitrary specification can use the cache memory 21 as fixed address memory in way units, so that the cache memory 21 can be partly used as a fast memory requiring no data consistency with a main memory.例文帳に追加

プログラマの任意の指定により、キャッシュメモリ２１をウェイ単位で固定アドレスメモリとして使用できるようにしたため、キャッシュメモリ２１の一部を、メインメモリとのデータの一貫性を要求しない高速メモリとして利用できる。 - 特許庁

To provide a method for accessing the cache memories of a magnetic disk device which increases processing speed by switching two or programs from one to another at high speed by means of two or more cache memories, and reducing CPU overhead as much as possible.例文帳に追加

２つ以上のキャッシュメモリにより２つ以上のプログラムを高速に切り換えてＣＰＵのオーバーヘッドを可及的に解消して処理速度を向上させる磁気ディスク装置のキャッシュメモリアクセス方法を提供する - 特許庁

Speed of information to a processor responding to a discriminated result and access operation used for a cache holding mechanism in the memory 200 can be increased by performing hit discrimination of the cache holding mechanism by both of the memory controller 113 and the memory 200.例文帳に追加

キャッシュ保持機構のヒット判定をメモリコントローラとメモリの双方で行うことにより、判定結果に応答するプロセッサへの通知、メモリにおけるキャッシュ保持機構を用いるアクセス動作、を高速化できる。 - 特許庁

A data transferring path is arranged between a cache memory part and a shared memory part, and data for control which are used to be stored in the shared memory part in a conventional manner are stored through the shared memory part in the cache memory part so as to be accessed.例文帳に追加

キャッシュメモリ部と共有メモリ部との間にデータ転送のパスを設け、従来、共有メモリ部に格納していた制御用データを、共有メモリ部を介して、キャッシュメモリ部に格納してアクセスできるようにする。 - 特許庁

A file whose size is small is fetched from a server device 2, and overwritten in the already stored file of a cache memory so that the dead capacity of the cache memory can be increased at the time of playing a game in a portable telephone 1.例文帳に追加

携帯電話１でゲームを行う場合、キャッシュメモリの空き容量を増大させるため、既に格納されているキャッシュメモリのファイルに対し、サイズの小さいファイルをサーバ装置２から取り込み上書きする。 - 特許庁

A memory control device mounts caches of the same number or integral multiple of a memory bank such as SDRAM, distributes an access of a master to the caches concurrently and simultaneously by a bus matrix, and schedules a cache access optimum for the memory bank to control the cache access.例文帳に追加

ＳＤＲＡＭなどメモリバンクと同数もしくは整数倍のキャッシュを搭載し、バスマトリクスによってマスターのアクセスを並列かつ同時にキャッシュに分配し、メモリバンクに最適なキャッシュアクセスをスケジューリングし制御する。 - 特許庁

A cache controller is provided with a way control part correspondingly to each way of a cache memory, and each way control part is provided with an access cycle storage part 151, a count value storage part 152 and a counter part 153 correspondingly to each entry in the way.例文帳に追加

キャッシュメモリのウェイ毎に対応してウェイ制御部を設け、各ウェイ制御部には、ウェイ内の各エントリに対応してアクセスサイクル数保持部１５１、カウント値保持部１５２及びカウンタ部１５３を設ける。 - 特許庁

Regularly, more frequently than a regular inquiry scan, a list of available remote devices is formed by entries in an inquiry scan cache connected to each entry in the page scan cache which have succeeded in page scan.例文帳に追加

定期的に、定期的な問い合わせスキャンよりも頻繁に、利用可能なリモートデバイスのリストが、ページスキャンが成功したページスキャンキャッシュの中の各エントリに連結された問い合わせスキャンキャッシュの中のエントリから形成される。 - 特許庁

Thereafter, when the address of data read actually from the processor in the following cycle is matched to the address of the data stored in the look-ahead cache part 30, the data are outputted from the cache part 30 to the processor.例文帳に追加

その後、引き続くサイクルでプロセッサから実際に読み出されたデータのアドレスが、先読みキャッシュ部３０に記憶されたデータのアドレスと一致する場合、そのデータを先読みキャッシュ部３０からプロセッサに出力する。 - 特許庁

To provide a control device and method of a storage device for performing appropriate distribution not obstructing allocation of cache memories to other storage devices when cache memories are allocated by every storage device.例文帳に追加

本発明の目的は、記憶装置毎にキャッシュメモリを割り当てる時、他の記憶装置に対するキャッシュメモリの割り当てを阻害しない、適切な配分を行う記憶装置の制御装置および方法を提供することにある。 - 特許庁

A controlling part 4 compares the index signal in the buffer 5 with a tag (index signal) in a coefficient cache, reads a corresponding coefficient from the coefficient cache 7 when they match and supplies it to an interpolating part 8.例文帳に追加

制御部４は、入力バッファ５中のインデックス信号と係数キャッシュ中のタグ（インデックス信号）とを比較していき、一致したときに対応する係数を係数キャッシュ７から読み出し、補間部８に供給する。 - 特許庁

A selectively allocated instruction is given to an instruction set so that software can make the line of the locked cache part correspond to an external memory area, and the locked cache part can completely be under the management of the software.例文帳に追加

命令セットには、ソフトウェアがロックド・キャッシュ部分のラインを外部メモリ領域に対応するよう選択的に割り当てる命令が与えられ、ロックド・キャッシュ部分を完全にソフトウェア管理下におくことができる。 - 特許庁

The multiprocessor system comprises: the plurality of cache memories corresponding to the plurality of processor cores, respectively; and a direct memory access control means for directly controlling data transfer between the plurality of cache memories.例文帳に追加

本発明のマルチプロセッサシステムは、複数のプロセッサコアにそれぞれ対応する複数のキャッシュメモリと、その複数のキャッシュメモリ相互間での直接データ転送を制御する直接メモリアクセス制御手段とを備える。 - 特許庁

An optimum system in the memory interleaving systems of plural cache rows interleaving(MCI), cache effect interleaving(CEI) and DRAM page interleaving(DPI) is allocated to respective bank bits based on the number of bank bits.例文帳に追加

バンク・ビットの数に基づいて複数キャッシュ行インターリービング(ＭＣＩ)、キャッシュ効果インターリービング(ＣＥＩ)およびＤＲＡＭページ・インターリービング(ＤＰＩ)というメモリ・インターリービング方式のいずれか最適方式を各バンク・ビットに割り当てる。 - 特許庁

This can be used in conjuction with PEAR::Cache, or in the example below, with a email template (note this still needs testing.. - the backend should eventually support a native tokenizer for email templates.) 例文帳に追加

PEAR::Cache と組み合わせたり、下記に示すように電子メールテンプレートと組み合わせる事が出来ます (電子メールテンプレートにはまだテストが必要です - 最終的にはバックエンドで電子メールテンプレート用のネイティブトークナイザをサポートする予定です)。 - PEAR

The cache line data to be stored are stored in a register before writing the storage data, and the storage data are written in a cache memory, and the register storage content and the store data are merged, and an error correction code is generated with respect to the merge result.例文帳に追加

ストアデータの書き込みに先立ってストア対象キャッシュラインデータをレジスタに格納し、ストアデータをキャッシュメモリに書き込み、レジスタ格納内容とストアデータとをマージし、そのマージ結果に対してエラー訂正コードを生成する。 - 特許庁

A refiling instruction for detecting a refiling range to be transferred to a cache memory by a target program and instructing the transfer of the detected refiling range to the cache memory is embeded in the target program.例文帳に追加

キャッシュメモリへの転送を行うリフィル範囲を対象プログラムにおいて検出し、検出された前記リフィル範囲を前記キャッシュメモリに転送することを指示するリフィル命令を前記対象プログラム中に埋め込む。 - 特許庁

In the case of DMA reading, a 1st cache line in the I/O page 134 can be accessed as a cacheable reading line by a PCI host bridge 108 but all other lines can not be accessed because of cache disabled lines.例文帳に追加

ＤＭＡ読取りに対して、Ｉ／Ｏページ１３４内の第１のキャッシュ・ラインは、ＰＣＩホスト・ブリッジ１０８によって、キャッシュ可能読取りとしてアクセスでき、および全ての他のラインは、キャッシュ不可アクセスである。 - 特許庁

When look-up table (LUT) data on a memory are cached by a cache mechanism to execute the data conversion of input data, a hit rate of the input data is determined based on the validity of the data which are cached by the cache mechanism.例文帳に追加

キャッシュ機構によりメモリ上のルックアップテーブル（ＬＵＴ）データをキャッシュし、入力データのデータ変換を行う際に、キャッシュ機構によりキャッシュしたデータの有効性に基づいて入力データのヒット率を判定する。 - 特許庁

The image processing apparatus 10 includes a counter, a coordinate determination part, a memory controller, a cache access part, a pixel value calculation part, and an output part.例文帳に追加

カウンタと、座標決定部と、メモリコントローラと、キャッシュアクセス部と、画素値計算部と、出力部とを備える。 - 特許庁

When receiving e-mail, a cache management means 102 adds an identifier for identifying the attached data to the e-mail.例文帳に追加

キャッシュ管理手段１０２は、電子メール受信時に、添付データを識別する識別子を電子メールに付加する。 - 特許庁